mirror of https://github.com/xemu-project/xemu.git
target/arm: Split out vae1_tlbmask
No functional change, but unify code sequences. Tested-by: Alex Bennée <alex.bennee@linaro.org> Reviewed-by: Philippe Mathieu-Daudé <philmd@redhat.com> Reviewed-by: Alex Bennée <alex.bennee@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org> Message-id: 20200206105448.4726-7-richard.henderson@linaro.org Signed-off-by: Peter Maydell <peter.maydell@linaro.org>
This commit is contained in:
parent
53d1f85608
commit
b7e0730de3
|
@ -3940,42 +3940,36 @@ static CPAccessResult aa64_cacheop_access(CPUARMState *env,
|
||||||
* Page D4-1736 (DDI0487A.b)
|
* Page D4-1736 (DDI0487A.b)
|
||||||
*/
|
*/
|
||||||
|
|
||||||
|
static int vae1_tlbmask(CPUARMState *env)
|
||||||
|
{
|
||||||
|
if (arm_is_secure_below_el3(env)) {
|
||||||
|
return ARMMMUIdxBit_S1SE1 | ARMMMUIdxBit_S1SE0;
|
||||||
|
} else {
|
||||||
|
return ARMMMUIdxBit_S12NSE1 | ARMMMUIdxBit_S12NSE0;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
static void tlbi_aa64_vmalle1is_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
static void tlbi_aa64_vmalle1is_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
||||||
uint64_t value)
|
uint64_t value)
|
||||||
{
|
{
|
||||||
CPUState *cs = env_cpu(env);
|
CPUState *cs = env_cpu(env);
|
||||||
bool sec = arm_is_secure_below_el3(env);
|
int mask = vae1_tlbmask(env);
|
||||||
|
|
||||||
if (sec) {
|
tlb_flush_by_mmuidx_all_cpus_synced(cs, mask);
|
||||||
tlb_flush_by_mmuidx_all_cpus_synced(cs,
|
|
||||||
ARMMMUIdxBit_S1SE1 |
|
|
||||||
ARMMMUIdxBit_S1SE0);
|
|
||||||
} else {
|
|
||||||
tlb_flush_by_mmuidx_all_cpus_synced(cs,
|
|
||||||
ARMMMUIdxBit_S12NSE1 |
|
|
||||||
ARMMMUIdxBit_S12NSE0);
|
|
||||||
}
|
|
||||||
}
|
}
|
||||||
|
|
||||||
static void tlbi_aa64_vmalle1_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
static void tlbi_aa64_vmalle1_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
||||||
uint64_t value)
|
uint64_t value)
|
||||||
{
|
{
|
||||||
CPUState *cs = env_cpu(env);
|
CPUState *cs = env_cpu(env);
|
||||||
|
int mask = vae1_tlbmask(env);
|
||||||
|
|
||||||
if (tlb_force_broadcast(env)) {
|
if (tlb_force_broadcast(env)) {
|
||||||
tlbi_aa64_vmalle1is_write(env, NULL, value);
|
tlbi_aa64_vmalle1is_write(env, NULL, value);
|
||||||
return;
|
return;
|
||||||
}
|
}
|
||||||
|
|
||||||
if (arm_is_secure_below_el3(env)) {
|
tlb_flush_by_mmuidx(cs, mask);
|
||||||
tlb_flush_by_mmuidx(cs,
|
|
||||||
ARMMMUIdxBit_S1SE1 |
|
|
||||||
ARMMMUIdxBit_S1SE0);
|
|
||||||
} else {
|
|
||||||
tlb_flush_by_mmuidx(cs,
|
|
||||||
ARMMMUIdxBit_S12NSE1 |
|
|
||||||
ARMMMUIdxBit_S12NSE0);
|
|
||||||
}
|
|
||||||
}
|
}
|
||||||
|
|
||||||
static void tlbi_aa64_alle1_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
static void tlbi_aa64_alle1_write(CPUARMState *env, const ARMCPRegInfo *ri,
|
||||||
|
|
Loading…
Reference in New Issue