mirror of https://github.com/xqemu/xqemu.git
target-mips: add loongson 2E & 2F integer instructions
This patch adds support for loongson 2E & 2F instructions. They are the same instructions, but differ by the opcode encoding. Signed-off-by: Aurelien Jarno <aurelien@aurel32.net>
This commit is contained in:
Aurelien Jarno
parent
09d7ae9000
commit
161f85e6b1
|
|
@ -267,6 +267,19 @@ enum {
|
||||||
OPC_MUL = 0x02 | OPC_SPECIAL2,
|
OPC_MUL = 0x02 | OPC_SPECIAL2,
|
||||||
OPC_MSUB = 0x04 | OPC_SPECIAL2,
|
OPC_MSUB = 0x04 | OPC_SPECIAL2,
|
||||||
OPC_MSUBU = 0x05 | OPC_SPECIAL2,
|
OPC_MSUBU = 0x05 | OPC_SPECIAL2,
|
||||||
|
/* Loongson 2F */
|
||||||
|
OPC_MULT_G_2F = 0x10 | OPC_SPECIAL2,
|
||||||
|
OPC_DMULT_G_2F = 0x11 | OPC_SPECIAL2,
|
||||||
|
OPC_MULTU_G_2F = 0x12 | OPC_SPECIAL2,
|
||||||
|
OPC_DMULTU_G_2F = 0x13 | OPC_SPECIAL2,
|
||||||
|
OPC_DIV_G_2F = 0x14 | OPC_SPECIAL2,
|
||||||
|
OPC_DDIV_G_2F = 0x15 | OPC_SPECIAL2,
|
||||||
|
OPC_DIVU_G_2F = 0x16 | OPC_SPECIAL2,
|
||||||
|
OPC_DDIVU_G_2F = 0x17 | OPC_SPECIAL2,
|
||||||
|
OPC_MOD_G_2F = 0x1c | OPC_SPECIAL2,
|
||||||
|
OPC_DMOD_G_2F = 0x1d | OPC_SPECIAL2,
|
||||||
|
OPC_MODU_G_2F = 0x1e | OPC_SPECIAL2,
|
||||||
|
OPC_DMODU_G_2F = 0x1f | OPC_SPECIAL2,
|
||||||
/* Misc */
|
/* Misc */
|
||||||
OPC_CLZ = 0x20 | OPC_SPECIAL2,
|
OPC_CLZ = 0x20 | OPC_SPECIAL2,
|
||||||
OPC_CLO = 0x21 | OPC_SPECIAL2,
|
OPC_CLO = 0x21 | OPC_SPECIAL2,
|
||||||
|
|
@ -293,6 +306,20 @@ enum {
|
||||||
OPC_BSHFL = 0x20 | OPC_SPECIAL3,
|
OPC_BSHFL = 0x20 | OPC_SPECIAL3,
|
||||||
OPC_DBSHFL = 0x24 | OPC_SPECIAL3,
|
OPC_DBSHFL = 0x24 | OPC_SPECIAL3,
|
||||||
OPC_RDHWR = 0x3B | OPC_SPECIAL3,
|
OPC_RDHWR = 0x3B | OPC_SPECIAL3,
|
||||||
|
|
||||||
|
/* Loongson 2E */
|
||||||
|
OPC_MULT_G_2E = 0x18 | OPC_SPECIAL3,
|
||||||
|
OPC_MULTU_G_2E = 0x19 | OPC_SPECIAL3,
|
||||||
|
OPC_DIV_G_2E = 0x1A | OPC_SPECIAL3,
|
||||||
|
OPC_DIVU_G_2E = 0x1B | OPC_SPECIAL3,
|
||||||
|
OPC_DMULT_G_2E = 0x1C | OPC_SPECIAL3,
|
||||||
|
OPC_DMULTU_G_2E = 0x1D | OPC_SPECIAL3,
|
||||||
|
OPC_DDIV_G_2E = 0x1E | OPC_SPECIAL3,
|
||||||
|
OPC_DDIVU_G_2E = 0x1F | OPC_SPECIAL3,
|
||||||
|
OPC_MOD_G_2E = 0x22 | OPC_SPECIAL3,
|
||||||
|
OPC_MODU_G_2E = 0x23 | OPC_SPECIAL3,
|
||||||
|
OPC_DMOD_G_2E = 0x26 | OPC_SPECIAL3,
|
||||||
|
OPC_DMODU_G_2E = 0x27 | OPC_SPECIAL3,
|
||||||
};
|
};
|
||||||
|
|
||||||
/* BSHFL opcodes */
|
/* BSHFL opcodes */
|
||||||
|
|
@ -2325,6 +2352,220 @@ static void gen_cl (DisasContext *ctx, uint32_t opc,
|
||||||
tcg_temp_free(t0);
|
tcg_temp_free(t0);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
/* Godson integer instructions */
|
||||||
|
static void gen_loongson_integer (DisasContext *ctx, uint32_t opc,
|
||||||
|
int rd, int rs, int rt)
|
||||||
|
{
|
||||||
|
const char *opn = "loongson";
|
||||||
|
TCGv t0, t1;
|
||||||
|
|
||||||
|
if (rd == 0) {
|
||||||
|
/* Treat as NOP. */
|
||||||
|
MIPS_DEBUG("NOP");
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
|
||||||
|
switch (opc) {
|
||||||
|
case OPC_MULT_G_2E:
|
||||||
|
case OPC_MULT_G_2F:
|
||||||
|
case OPC_MULTU_G_2E:
|
||||||
|
case OPC_MULTU_G_2F:
|
||||||
|
#if defined(TARGET_MIPS64)
|
||||||
|
case OPC_DMULT_G_2E:
|
||||||
|
case OPC_DMULT_G_2F:
|
||||||
|
case OPC_DMULTU_G_2E:
|
||||||
|
case OPC_DMULTU_G_2F:
|
||||||
|
#endif
|
||||||
|
t0 = tcg_temp_new();
|
||||||
|
t1 = tcg_temp_new();
|
||||||
|
break;
|
||||||
|
default:
|
||||||
|
t0 = tcg_temp_local_new();
|
||||||
|
t1 = tcg_temp_local_new();
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
|
||||||
|
gen_load_gpr(t0, rs);
|
||||||
|
gen_load_gpr(t1, rt);
|
||||||
|
|
||||||
|
switch (opc) {
|
||||||
|
case OPC_MULT_G_2E:
|
||||||
|
case OPC_MULT_G_2F:
|
||||||
|
tcg_gen_mul_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
opn = "mult.g";
|
||||||
|
break;
|
||||||
|
case OPC_MULTU_G_2E:
|
||||||
|
case OPC_MULTU_G_2F:
|
||||||
|
tcg_gen_ext32u_tl(t0, t0);
|
||||||
|
tcg_gen_ext32u_tl(t1, t1);
|
||||||
|
tcg_gen_mul_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
opn = "multu.g";
|
||||||
|
break;
|
||||||
|
case OPC_DIV_G_2E:
|
||||||
|
case OPC_DIV_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
int l3 = gen_new_label();
|
||||||
|
tcg_gen_ext32s_tl(t0, t0);
|
||||||
|
tcg_gen_ext32s_tl(t1, t1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t0, INT_MIN, l2);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, -1, l2);
|
||||||
|
tcg_gen_mov_tl(cpu_gpr[rd], t0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l2);
|
||||||
|
tcg_gen_div_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
gen_set_label(l3);
|
||||||
|
}
|
||||||
|
opn = "div.g";
|
||||||
|
break;
|
||||||
|
case OPC_DIVU_G_2E:
|
||||||
|
case OPC_DIVU_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
tcg_gen_ext32u_tl(t0, t0);
|
||||||
|
tcg_gen_ext32u_tl(t1, t1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_divu_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
gen_set_label(l2);
|
||||||
|
}
|
||||||
|
opn = "divu.g";
|
||||||
|
break;
|
||||||
|
case OPC_MOD_G_2E:
|
||||||
|
case OPC_MOD_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
int l3 = gen_new_label();
|
||||||
|
tcg_gen_ext32u_tl(t0, t0);
|
||||||
|
tcg_gen_ext32u_tl(t1, t1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_EQ, t1, 0, l1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t0, INT_MIN, l2);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, -1, l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l2);
|
||||||
|
tcg_gen_rem_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
gen_set_label(l3);
|
||||||
|
}
|
||||||
|
opn = "mod.g";
|
||||||
|
break;
|
||||||
|
case OPC_MODU_G_2E:
|
||||||
|
case OPC_MODU_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
tcg_gen_ext32u_tl(t0, t0);
|
||||||
|
tcg_gen_ext32u_tl(t1, t1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_remu_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
tcg_gen_ext32s_tl(cpu_gpr[rd], cpu_gpr[rd]);
|
||||||
|
gen_set_label(l2);
|
||||||
|
}
|
||||||
|
opn = "modu.g";
|
||||||
|
break;
|
||||||
|
#if defined(TARGET_MIPS64)
|
||||||
|
case OPC_DMULT_G_2E:
|
||||||
|
case OPC_DMULT_G_2F:
|
||||||
|
tcg_gen_mul_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
opn = "dmult.g";
|
||||||
|
break;
|
||||||
|
case OPC_DMULTU_G_2E:
|
||||||
|
case OPC_DMULTU_G_2F:
|
||||||
|
tcg_gen_mul_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
opn = "dmultu.g";
|
||||||
|
break;
|
||||||
|
case OPC_DDIV_G_2E:
|
||||||
|
case OPC_DDIV_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
int l3 = gen_new_label();
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t0, -1LL << 63, l2);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, -1LL, l2);
|
||||||
|
tcg_gen_mov_tl(cpu_gpr[rd], t0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l2);
|
||||||
|
tcg_gen_div_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
gen_set_label(l3);
|
||||||
|
}
|
||||||
|
opn = "ddiv.g";
|
||||||
|
break;
|
||||||
|
case OPC_DDIVU_G_2E:
|
||||||
|
case OPC_DDIVU_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_divu_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
gen_set_label(l2);
|
||||||
|
}
|
||||||
|
opn = "ddivu.g";
|
||||||
|
break;
|
||||||
|
case OPC_DMOD_G_2E:
|
||||||
|
case OPC_DMOD_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
int l3 = gen_new_label();
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_EQ, t1, 0, l1);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t0, -1LL << 63, l2);
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, -1LL, l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l3);
|
||||||
|
gen_set_label(l2);
|
||||||
|
tcg_gen_rem_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
gen_set_label(l3);
|
||||||
|
}
|
||||||
|
opn = "dmod.g";
|
||||||
|
break;
|
||||||
|
case OPC_DMODU_G_2E:
|
||||||
|
case OPC_DMODU_G_2F:
|
||||||
|
{
|
||||||
|
int l1 = gen_new_label();
|
||||||
|
int l2 = gen_new_label();
|
||||||
|
tcg_gen_brcondi_tl(TCG_COND_NE, t1, 0, l1);
|
||||||
|
tcg_gen_movi_tl(cpu_gpr[rd], 0);
|
||||||
|
tcg_gen_br(l2);
|
||||||
|
gen_set_label(l1);
|
||||||
|
tcg_gen_remu_tl(cpu_gpr[rd], t0, t1);
|
||||||
|
gen_set_label(l2);
|
||||||
|
}
|
||||||
|
opn = "dmodu.g";
|
||||||
|
break;
|
||||||
|
#endif
|
||||||
|
}
|
||||||
|
|
||||||
|
MIPS_DEBUG("%s %s, %s", opn, regnames[rd], regnames[rs]);
|
||||||
|
tcg_temp_free(t0);
|
||||||
|
tcg_temp_free(t1);
|
||||||
|
}
|
||||||
|
|
||||||
/* Traps */
|
/* Traps */
|
||||||
static void gen_trap (DisasContext *ctx, uint32_t opc,
|
static void gen_trap (DisasContext *ctx, uint32_t opc,
|
||||||
int rs, int rt, int16_t imm)
|
int rs, int rt, int16_t imm)
|
||||||
|
|
@ -11596,6 +11837,15 @@ static void decode_opc (CPUState *env, DisasContext *ctx, int *is_branch)
|
||||||
}
|
}
|
||||||
/* Treat as NOP. */
|
/* Treat as NOP. */
|
||||||
break;
|
break;
|
||||||
|
case OPC_DIV_G_2F:
|
||||||
|
case OPC_DIVU_G_2F:
|
||||||
|
case OPC_MULT_G_2F:
|
||||||
|
case OPC_MULTU_G_2F:
|
||||||
|
case OPC_MOD_G_2F:
|
||||||
|
case OPC_MODU_G_2F:
|
||||||
|
check_insn(env, ctx, INSN_LOONGSON2F);
|
||||||
|
gen_loongson_integer(ctx, op1, rd, rs, rt);
|
||||||
|
break;
|
||||||
#if defined(TARGET_MIPS64)
|
#if defined(TARGET_MIPS64)
|
||||||
case OPC_DCLO:
|
case OPC_DCLO:
|
||||||
case OPC_DCLZ:
|
case OPC_DCLZ:
|
||||||
|
|
@ -11603,6 +11853,15 @@ static void decode_opc (CPUState *env, DisasContext *ctx, int *is_branch)
|
||||||
check_mips_64(ctx);
|
check_mips_64(ctx);
|
||||||
gen_cl(ctx, op1, rd, rs);
|
gen_cl(ctx, op1, rd, rs);
|
||||||
break;
|
break;
|
||||||
|
case OPC_DMULT_G_2F:
|
||||||
|
case OPC_DMULTU_G_2F:
|
||||||
|
case OPC_DDIV_G_2F:
|
||||||
|
case OPC_DDIVU_G_2F:
|
||||||
|
case OPC_DMOD_G_2F:
|
||||||
|
case OPC_DMODU_G_2F:
|
||||||
|
check_insn(env, ctx, INSN_LOONGSON2F);
|
||||||
|
gen_loongson_integer(ctx, op1, rd, rs, rt);
|
||||||
|
break;
|
||||||
#endif
|
#endif
|
||||||
default: /* Invalid */
|
default: /* Invalid */
|
||||||
MIPS_INVAL("special2");
|
MIPS_INVAL("special2");
|
||||||
|
|
@ -11651,6 +11910,12 @@ static void decode_opc (CPUState *env, DisasContext *ctx, int *is_branch)
|
||||||
tcg_temp_free(t0);
|
tcg_temp_free(t0);
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
case OPC_DIV_G_2E ... OPC_DIVU_G_2E:
|
||||||
|
case OPC_MULT_G_2E ... OPC_MULTU_G_2E:
|
||||||
|
case OPC_MOD_G_2E ... OPC_MODU_G_2E:
|
||||||
|
check_insn(env, ctx, INSN_LOONGSON2E);
|
||||||
|
gen_loongson_integer(ctx, op1, rd, rs, rt);
|
||||||
|
break;
|
||||||
#if defined(TARGET_MIPS64)
|
#if defined(TARGET_MIPS64)
|
||||||
case OPC_DEXTM ... OPC_DEXT:
|
case OPC_DEXTM ... OPC_DEXT:
|
||||||
case OPC_DINSM ... OPC_DINS:
|
case OPC_DINSM ... OPC_DINS:
|
||||||
|
|
@ -11664,6 +11929,12 @@ static void decode_opc (CPUState *env, DisasContext *ctx, int *is_branch)
|
||||||
op2 = MASK_DBSHFL(ctx->opcode);
|
op2 = MASK_DBSHFL(ctx->opcode);
|
||||||
gen_bshfl(ctx, op2, rt, rd);
|
gen_bshfl(ctx, op2, rt, rd);
|
||||||
break;
|
break;
|
||||||
|
case OPC_DDIV_G_2E ... OPC_DDIVU_G_2E:
|
||||||
|
case OPC_DMULT_G_2E ... OPC_DMULTU_G_2E:
|
||||||
|
case OPC_DMOD_G_2E ... OPC_DMODU_G_2E:
|
||||||
|
check_insn(env, ctx, INSN_LOONGSON2E);
|
||||||
|
gen_loongson_integer(ctx, op1, rd, rs, rt);
|
||||||
|
break;
|
||||||
#endif
|
#endif
|
||||||
default: /* Invalid */
|
default: /* Invalid */
|
||||||
MIPS_INVAL("special3");
|
MIPS_INVAL("special3");
|
||||||
|
|
|
||||||
Loading…
Reference in New Issue