CR0 tests for adde.
This commit is contained in:
gibbed
parent
59fb08adaa
commit
eb5fcd5228
|
|
@ -247,3 +247,333 @@ test_adde_10_constant:
|
||||||
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
||||||
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
||||||
#_ REGISTER_OUT r6 1
|
#_ REGISTER_OUT r6 1
|
||||||
|
|
||||||
|
test_adde_cr_1:
|
||||||
|
#_ REGISTER_IN r4 1
|
||||||
|
#_ REGISTER_IN r5 2
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 3
|
||||||
|
#_ REGISTER_OUT r4 1
|
||||||
|
#_ REGISTER_OUT r5 2
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_1_constant:
|
||||||
|
li r4, 1
|
||||||
|
li r5, 2
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 3
|
||||||
|
#_ REGISTER_OUT r4 1
|
||||||
|
#_ REGISTER_OUT r5 2
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_2:
|
||||||
|
#_ REGISTER_IN r4 1
|
||||||
|
#_ REGISTER_IN r5 2
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr 12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 4
|
||||||
|
#_ REGISTER_OUT r4 1
|
||||||
|
#_ REGISTER_OUT r5 2
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_2_constant:
|
||||||
|
li r4, 1
|
||||||
|
li r5, 2
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 4
|
||||||
|
#_ REGISTER_OUT r4 1
|
||||||
|
#_ REGISTER_OUT r5 2
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_3:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 0
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_3_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 0
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0
|
||||||
|
#_ REGISTER_OUT r6 0
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x20000000
|
||||||
|
|
||||||
|
test_adde_cr_4:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 0
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x20000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_4_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 0
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x20000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_5:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 1
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x20000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_5_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 1
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x20000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_6:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 1
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 1
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 1
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_6_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 1
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 1
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 1
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_7:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 123
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x000000000000007A
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 123
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_7_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 123
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x000000000000007A
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 123
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_8:
|
||||||
|
#_ REGISTER_IN r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 123
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x000000000000007B
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 123
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_8_constant:
|
||||||
|
li r4, -1
|
||||||
|
li r5, 123
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x000000000000007B
|
||||||
|
#_ REGISTER_OUT r4 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 123
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x40000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_9:
|
||||||
|
#_ REGISTER_IN r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x7FFFFFFFFFFFFFFE
|
||||||
|
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_9_constant:
|
||||||
|
li r5, -1
|
||||||
|
srdi r4, r5, 1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x7FFFFFFFFFFFFFFE
|
||||||
|
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_10:
|
||||||
|
#_ REGISTER_IN r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_IN r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
||||||
|
test_adde_cr_10_constant:
|
||||||
|
li r5, -1
|
||||||
|
srdi r4, r5, 1
|
||||||
|
xor r3, r3, r3
|
||||||
|
not r3, r3
|
||||||
|
addic r3, r3, 1 # CA=1
|
||||||
|
adde. r3, r4, r5
|
||||||
|
mfcr r11
|
||||||
|
adde. r6, r0, r0
|
||||||
|
mfcr r12
|
||||||
|
blr
|
||||||
|
#_ REGISTER_OUT r3 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r4 0x7FFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r5 0xFFFFFFFFFFFFFFFF
|
||||||
|
#_ REGISTER_OUT r6 1
|
||||||
|
#_ REGISTER_OUT r11 0x80000000
|
||||||
|
#_ REGISTER_OUT r12 0x40000000
|
||||||
|
|
|
||||||
Loading…
Reference in New Issue