mirror of https://github.com/xemu-project/xemu.git
hw/arm/smmuv3: Event queue recording helper
Let's introduce a helper function aiming at recording an event in the event queue. Signed-off-by: Eric Auger <eric.auger@redhat.com> Reviewed-by: Peter Maydell <peter.maydell@linaro.org> Message-id: 1524665762-31355-9-git-send-email-eric.auger@redhat.com Signed-off-by: Peter Maydell <peter.maydell@linaro.org>
This commit is contained in:
Eric Auger
Peter Maydell
parent
fae4be38b3
commit
bb981004ea
|
|
@ -206,8 +206,6 @@ static inline void smmu_write_cmdq_err(SMMUv3State *s, uint32_t err_type)
|
||||||
s->cmdq.cons = FIELD_DP32(s->cmdq.cons, CMDQ_CONS, ERR, err_type);
|
s->cmdq.cons = FIELD_DP32(s->cmdq.cons, CMDQ_CONS, ERR, err_type);
|
||||||
}
|
}
|
||||||
|
|
||||||
void smmuv3_write_eventq(SMMUv3State *s, Evt *evt);
|
|
||||||
|
|
||||||
/* Commands */
|
/* Commands */
|
||||||
|
|
||||||
typedef enum SMMUCommandType {
|
typedef enum SMMUCommandType {
|
||||||
|
|
@ -314,4 +312,150 @@ enum { /* Command completion notification */
|
||||||
|
|
||||||
#define SMMU_FEATURE_2LVL_STE (1 << 0)
|
#define SMMU_FEATURE_2LVL_STE (1 << 0)
|
||||||
|
|
||||||
|
/* Events */
|
||||||
|
|
||||||
|
typedef enum SMMUEventType {
|
||||||
|
SMMU_EVT_OK = 0x00,
|
||||||
|
SMMU_EVT_F_UUT ,
|
||||||
|
SMMU_EVT_C_BAD_STREAMID ,
|
||||||
|
SMMU_EVT_F_STE_FETCH ,
|
||||||
|
SMMU_EVT_C_BAD_STE ,
|
||||||
|
SMMU_EVT_F_BAD_ATS_TREQ ,
|
||||||
|
SMMU_EVT_F_STREAM_DISABLED ,
|
||||||
|
SMMU_EVT_F_TRANS_FORBIDDEN ,
|
||||||
|
SMMU_EVT_C_BAD_SUBSTREAMID ,
|
||||||
|
SMMU_EVT_F_CD_FETCH ,
|
||||||
|
SMMU_EVT_C_BAD_CD ,
|
||||||
|
SMMU_EVT_F_WALK_EABT ,
|
||||||
|
SMMU_EVT_F_TRANSLATION = 0x10,
|
||||||
|
SMMU_EVT_F_ADDR_SIZE ,
|
||||||
|
SMMU_EVT_F_ACCESS ,
|
||||||
|
SMMU_EVT_F_PERMISSION ,
|
||||||
|
SMMU_EVT_F_TLB_CONFLICT = 0x20,
|
||||||
|
SMMU_EVT_F_CFG_CONFLICT ,
|
||||||
|
SMMU_EVT_E_PAGE_REQ = 0x24,
|
||||||
|
} SMMUEventType;
|
||||||
|
|
||||||
|
static const char *event_stringify[] = {
|
||||||
|
[SMMU_EVT_OK] = "SMMU_EVT_OK",
|
||||||
|
[SMMU_EVT_F_UUT] = "SMMU_EVT_F_UUT",
|
||||||
|
[SMMU_EVT_C_BAD_STREAMID] = "SMMU_EVT_C_BAD_STREAMID",
|
||||||
|
[SMMU_EVT_F_STE_FETCH] = "SMMU_EVT_F_STE_FETCH",
|
||||||
|
[SMMU_EVT_C_BAD_STE] = "SMMU_EVT_C_BAD_STE",
|
||||||
|
[SMMU_EVT_F_BAD_ATS_TREQ] = "SMMU_EVT_F_BAD_ATS_TREQ",
|
||||||
|
[SMMU_EVT_F_STREAM_DISABLED] = "SMMU_EVT_F_STREAM_DISABLED",
|
||||||
|
[SMMU_EVT_F_TRANS_FORBIDDEN] = "SMMU_EVT_F_TRANS_FORBIDDEN",
|
||||||
|
[SMMU_EVT_C_BAD_SUBSTREAMID] = "SMMU_EVT_C_BAD_SUBSTREAMID",
|
||||||
|
[SMMU_EVT_F_CD_FETCH] = "SMMU_EVT_F_CD_FETCH",
|
||||||
|
[SMMU_EVT_C_BAD_CD] = "SMMU_EVT_C_BAD_CD",
|
||||||
|
[SMMU_EVT_F_WALK_EABT] = "SMMU_EVT_F_WALK_EABT",
|
||||||
|
[SMMU_EVT_F_TRANSLATION] = "SMMU_EVT_F_TRANSLATION",
|
||||||
|
[SMMU_EVT_F_ADDR_SIZE] = "SMMU_EVT_F_ADDR_SIZE",
|
||||||
|
[SMMU_EVT_F_ACCESS] = "SMMU_EVT_F_ACCESS",
|
||||||
|
[SMMU_EVT_F_PERMISSION] = "SMMU_EVT_F_PERMISSION",
|
||||||
|
[SMMU_EVT_F_TLB_CONFLICT] = "SMMU_EVT_F_TLB_CONFLICT",
|
||||||
|
[SMMU_EVT_F_CFG_CONFLICT] = "SMMU_EVT_F_CFG_CONFLICT",
|
||||||
|
[SMMU_EVT_E_PAGE_REQ] = "SMMU_EVT_E_PAGE_REQ",
|
||||||
|
};
|
||||||
|
|
||||||
|
static inline const char *smmu_event_string(SMMUEventType type)
|
||||||
|
{
|
||||||
|
if (type < ARRAY_SIZE(event_stringify)) {
|
||||||
|
return event_stringify[type] ? event_stringify[type] : "UNKNOWN";
|
||||||
|
} else {
|
||||||
|
return "INVALID";
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
/* Encode an event record */
|
||||||
|
typedef struct SMMUEventInfo {
|
||||||
|
SMMUEventType type;
|
||||||
|
uint32_t sid;
|
||||||
|
bool recorded;
|
||||||
|
bool record_trans_faults;
|
||||||
|
union {
|
||||||
|
struct {
|
||||||
|
uint32_t ssid;
|
||||||
|
bool ssv;
|
||||||
|
dma_addr_t addr;
|
||||||
|
bool rnw;
|
||||||
|
bool pnu;
|
||||||
|
bool ind;
|
||||||
|
} f_uut;
|
||||||
|
struct SSIDInfo {
|
||||||
|
uint32_t ssid;
|
||||||
|
bool ssv;
|
||||||
|
} c_bad_streamid;
|
||||||
|
struct SSIDAddrInfo {
|
||||||
|
uint32_t ssid;
|
||||||
|
bool ssv;
|
||||||
|
dma_addr_t addr;
|
||||||
|
} f_ste_fetch;
|
||||||
|
struct SSIDInfo c_bad_ste;
|
||||||
|
struct {
|
||||||
|
dma_addr_t addr;
|
||||||
|
bool rnw;
|
||||||
|
} f_transl_forbidden;
|
||||||
|
struct {
|
||||||
|
uint32_t ssid;
|
||||||
|
} c_bad_substream;
|
||||||
|
struct SSIDAddrInfo f_cd_fetch;
|
||||||
|
struct SSIDInfo c_bad_cd;
|
||||||
|
struct FullInfo {
|
||||||
|
bool stall;
|
||||||
|
uint16_t stag;
|
||||||
|
uint32_t ssid;
|
||||||
|
bool ssv;
|
||||||
|
bool s2;
|
||||||
|
dma_addr_t addr;
|
||||||
|
bool rnw;
|
||||||
|
bool pnu;
|
||||||
|
bool ind;
|
||||||
|
uint8_t class;
|
||||||
|
dma_addr_t addr2;
|
||||||
|
} f_walk_eabt;
|
||||||
|
struct FullInfo f_translation;
|
||||||
|
struct FullInfo f_addr_size;
|
||||||
|
struct FullInfo f_access;
|
||||||
|
struct FullInfo f_permission;
|
||||||
|
struct SSIDInfo f_cfg_conflict;
|
||||||
|
/**
|
||||||
|
* not supported yet:
|
||||||
|
* F_BAD_ATS_TREQ
|
||||||
|
* F_BAD_ATS_TREQ
|
||||||
|
* F_TLB_CONFLICT
|
||||||
|
* E_PAGE_REQUEST
|
||||||
|
* IMPDEF_EVENTn
|
||||||
|
*/
|
||||||
|
} u;
|
||||||
|
} SMMUEventInfo;
|
||||||
|
|
||||||
|
/* EVTQ fields */
|
||||||
|
|
||||||
|
#define EVT_Q_OVERFLOW (1 << 31)
|
||||||
|
|
||||||
|
#define EVT_SET_TYPE(x, v) deposit32((x)->word[0], 0 , 8 , v)
|
||||||
|
#define EVT_SET_SSV(x, v) deposit32((x)->word[0], 11, 1 , v)
|
||||||
|
#define EVT_SET_SSID(x, v) deposit32((x)->word[0], 12, 20, v)
|
||||||
|
#define EVT_SET_SID(x, v) ((x)->word[1] = v)
|
||||||
|
#define EVT_SET_STAG(x, v) deposit32((x)->word[2], 0 , 16, v)
|
||||||
|
#define EVT_SET_STALL(x, v) deposit32((x)->word[2], 31, 1 , v)
|
||||||
|
#define EVT_SET_PNU(x, v) deposit32((x)->word[3], 1 , 1 , v)
|
||||||
|
#define EVT_SET_IND(x, v) deposit32((x)->word[3], 2 , 1 , v)
|
||||||
|
#define EVT_SET_RNW(x, v) deposit32((x)->word[3], 3 , 1 , v)
|
||||||
|
#define EVT_SET_S2(x, v) deposit32((x)->word[3], 7 , 1 , v)
|
||||||
|
#define EVT_SET_CLASS(x, v) deposit32((x)->word[3], 8 , 2 , v)
|
||||||
|
#define EVT_SET_ADDR(x, addr) \
|
||||||
|
do { \
|
||||||
|
(x)->word[5] = (uint32_t)(addr >> 32); \
|
||||||
|
(x)->word[4] = (uint32_t)(addr & 0xffffffff); \
|
||||||
|
} while (0)
|
||||||
|
#define EVT_SET_ADDR2(x, addr) \
|
||||||
|
do { \
|
||||||
|
deposit32((x)->word[7], 3, 29, addr >> 16); \
|
||||||
|
deposit32((x)->word[7], 0, 16, addr & 0xffff);\
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
void smmuv3_record_event(SMMUv3State *s, SMMUEventInfo *event);
|
||||||
|
|
||||||
#endif
|
#endif
|
||||||
|
|
|
||||||
108
hw/arm/smmuv3.c
108
hw/arm/smmuv3.c
|
|
@ -117,23 +117,119 @@ static MemTxResult queue_write(SMMUQueue *q, void *data)
|
||||||
return MEMTX_OK;
|
return MEMTX_OK;
|
||||||
}
|
}
|
||||||
|
|
||||||
void smmuv3_write_eventq(SMMUv3State *s, Evt *evt)
|
static MemTxResult smmuv3_write_eventq(SMMUv3State *s, Evt *evt)
|
||||||
{
|
{
|
||||||
SMMUQueue *q = &s->eventq;
|
SMMUQueue *q = &s->eventq;
|
||||||
|
MemTxResult r;
|
||||||
|
|
||||||
|
if (!smmuv3_eventq_enabled(s)) {
|
||||||
|
return MEMTX_ERROR;
|
||||||
|
}
|
||||||
|
|
||||||
|
if (smmuv3_q_full(q)) {
|
||||||
|
return MEMTX_ERROR;
|
||||||
|
}
|
||||||
|
|
||||||
|
r = queue_write(q, evt);
|
||||||
|
if (r != MEMTX_OK) {
|
||||||
|
return r;
|
||||||
|
}
|
||||||
|
|
||||||
|
if (smmuv3_q_empty(q)) {
|
||||||
|
smmuv3_trigger_irq(s, SMMU_IRQ_EVTQ, 0);
|
||||||
|
}
|
||||||
|
return MEMTX_OK;
|
||||||
|
}
|
||||||
|
|
||||||
|
void smmuv3_record_event(SMMUv3State *s, SMMUEventInfo *info)
|
||||||
|
{
|
||||||
|
Evt evt;
|
||||||
|
MemTxResult r;
|
||||||
|
|
||||||
if (!smmuv3_eventq_enabled(s)) {
|
if (!smmuv3_eventq_enabled(s)) {
|
||||||
return;
|
return;
|
||||||
}
|
}
|
||||||
|
|
||||||
if (smmuv3_q_full(q)) {
|
EVT_SET_TYPE(&evt, info->type);
|
||||||
|
EVT_SET_SID(&evt, info->sid);
|
||||||
|
|
||||||
|
switch (info->type) {
|
||||||
|
case SMMU_EVT_OK:
|
||||||
return;
|
return;
|
||||||
|
case SMMU_EVT_F_UUT:
|
||||||
|
EVT_SET_SSID(&evt, info->u.f_uut.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.f_uut.ssv);
|
||||||
|
EVT_SET_ADDR(&evt, info->u.f_uut.addr);
|
||||||
|
EVT_SET_RNW(&evt, info->u.f_uut.rnw);
|
||||||
|
EVT_SET_PNU(&evt, info->u.f_uut.pnu);
|
||||||
|
EVT_SET_IND(&evt, info->u.f_uut.ind);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_C_BAD_STREAMID:
|
||||||
|
EVT_SET_SSID(&evt, info->u.c_bad_streamid.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.c_bad_streamid.ssv);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_STE_FETCH:
|
||||||
|
EVT_SET_SSID(&evt, info->u.f_ste_fetch.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.f_ste_fetch.ssv);
|
||||||
|
EVT_SET_ADDR(&evt, info->u.f_ste_fetch.addr);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_C_BAD_STE:
|
||||||
|
EVT_SET_SSID(&evt, info->u.c_bad_ste.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.c_bad_ste.ssv);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_STREAM_DISABLED:
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_TRANS_FORBIDDEN:
|
||||||
|
EVT_SET_ADDR(&evt, info->u.f_transl_forbidden.addr);
|
||||||
|
EVT_SET_RNW(&evt, info->u.f_transl_forbidden.rnw);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_C_BAD_SUBSTREAMID:
|
||||||
|
EVT_SET_SSID(&evt, info->u.c_bad_substream.ssid);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_CD_FETCH:
|
||||||
|
EVT_SET_SSID(&evt, info->u.f_cd_fetch.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.f_cd_fetch.ssv);
|
||||||
|
EVT_SET_ADDR(&evt, info->u.f_cd_fetch.addr);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_C_BAD_CD:
|
||||||
|
EVT_SET_SSID(&evt, info->u.c_bad_cd.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.c_bad_cd.ssv);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_WALK_EABT:
|
||||||
|
case SMMU_EVT_F_TRANSLATION:
|
||||||
|
case SMMU_EVT_F_ADDR_SIZE:
|
||||||
|
case SMMU_EVT_F_ACCESS:
|
||||||
|
case SMMU_EVT_F_PERMISSION:
|
||||||
|
EVT_SET_STALL(&evt, info->u.f_walk_eabt.stall);
|
||||||
|
EVT_SET_STAG(&evt, info->u.f_walk_eabt.stag);
|
||||||
|
EVT_SET_SSID(&evt, info->u.f_walk_eabt.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.f_walk_eabt.ssv);
|
||||||
|
EVT_SET_S2(&evt, info->u.f_walk_eabt.s2);
|
||||||
|
EVT_SET_ADDR(&evt, info->u.f_walk_eabt.addr);
|
||||||
|
EVT_SET_RNW(&evt, info->u.f_walk_eabt.rnw);
|
||||||
|
EVT_SET_PNU(&evt, info->u.f_walk_eabt.pnu);
|
||||||
|
EVT_SET_IND(&evt, info->u.f_walk_eabt.ind);
|
||||||
|
EVT_SET_CLASS(&evt, info->u.f_walk_eabt.class);
|
||||||
|
EVT_SET_ADDR2(&evt, info->u.f_walk_eabt.addr2);
|
||||||
|
break;
|
||||||
|
case SMMU_EVT_F_CFG_CONFLICT:
|
||||||
|
EVT_SET_SSID(&evt, info->u.f_cfg_conflict.ssid);
|
||||||
|
EVT_SET_SSV(&evt, info->u.f_cfg_conflict.ssv);
|
||||||
|
break;
|
||||||
|
/* rest is not implemented */
|
||||||
|
case SMMU_EVT_F_BAD_ATS_TREQ:
|
||||||
|
case SMMU_EVT_F_TLB_CONFLICT:
|
||||||
|
case SMMU_EVT_E_PAGE_REQ:
|
||||||
|
default:
|
||||||
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
||||||
queue_write(q, evt);
|
trace_smmuv3_record_event(smmu_event_string(info->type), info->sid);
|
||||||
|
r = smmuv3_write_eventq(s, &evt);
|
||||||
if (smmuv3_q_empty(q)) {
|
if (r != MEMTX_OK) {
|
||||||
smmuv3_trigger_irq(s, SMMU_IRQ_EVTQ, 0);
|
smmuv3_trigger_irq(s, SMMU_IRQ_GERROR, R_GERROR_EVENTQ_ABT_ERR_MASK);
|
||||||
}
|
}
|
||||||
|
info->recorded = true;
|
||||||
}
|
}
|
||||||
|
|
||||||
static void smmuv3_init_regs(SMMUv3State *s)
|
static void smmuv3_init_regs(SMMUv3State *s)
|
||||||
|
|
|
||||||
|
|
@ -29,3 +29,4 @@ smmuv3_write_mmio(uint64_t addr, uint64_t val, unsigned size, uint32_t r) "addr:
|
||||||
smmuv3_write_mmio_idr(uint64_t addr, uint64_t val) "write to RO/Unimpl reg 0x%"PRIx64" val64:0x%"PRIx64
|
smmuv3_write_mmio_idr(uint64_t addr, uint64_t val) "write to RO/Unimpl reg 0x%"PRIx64" val64:0x%"PRIx64
|
||||||
smmuv3_write_mmio_evtq_cons_bef_clear(uint32_t prod, uint32_t cons, uint8_t prod_wrap, uint8_t cons_wrap) "Before clearing interrupt prod:0x%x cons:0x%x prod.w:%d cons.w:%d"
|
smmuv3_write_mmio_evtq_cons_bef_clear(uint32_t prod, uint32_t cons, uint8_t prod_wrap, uint8_t cons_wrap) "Before clearing interrupt prod:0x%x cons:0x%x prod.w:%d cons.w:%d"
|
||||||
smmuv3_write_mmio_evtq_cons_after_clear(uint32_t prod, uint32_t cons, uint8_t prod_wrap, uint8_t cons_wrap) "after clearing interrupt prod:0x%x cons:0x%x prod.w:%d cons.w:%d"
|
smmuv3_write_mmio_evtq_cons_after_clear(uint32_t prod, uint32_t cons, uint8_t prod_wrap, uint8_t cons_wrap) "after clearing interrupt prod:0x%x cons:0x%x prod.w:%d cons.w:%d"
|
||||||
|
smmuv3_record_event(const char *type, uint32_t sid) "%s sid=%d"
|
||||||
|
|
|
||||||
Loading…
Reference in New Issue