mirror of https://github.com/xemu-project/xemu.git
tcg/s390x: Support MIE2 multiply single instructions
The MIE2 facility adds 3-operand versions of multiply. Reviewed-by: Ilya Leoshkevich <iii@linux.ibm.com> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
d84ca80462
commit
92c89a074c
|
@ -23,6 +23,7 @@ C_O1_I2(r, 0, ri)
|
|||
C_O1_I2(r, 0, rI)
|
||||
C_O1_I2(r, 0, rJ)
|
||||
C_O1_I2(r, r, ri)
|
||||
C_O1_I2(r, r, rJ)
|
||||
C_O1_I2(r, rZ, r)
|
||||
C_O1_I2(v, v, r)
|
||||
C_O1_I2(v, v, v)
|
||||
|
|
|
@ -175,6 +175,8 @@ typedef enum S390Opcode {
|
|||
RRE_SLBGR = 0xb989,
|
||||
RRE_XGR = 0xb982,
|
||||
|
||||
RRFa_MSRKC = 0xb9fd,
|
||||
RRFa_MSGRKC = 0xb9ed,
|
||||
RRFa_NRK = 0xb9f4,
|
||||
RRFa_NGRK = 0xb9e4,
|
||||
RRFa_ORK = 0xb9f6,
|
||||
|
@ -2015,14 +2017,18 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
|||
break;
|
||||
|
||||
case INDEX_op_mul_i32:
|
||||
a0 = args[0], a1 = args[1], a2 = (int32_t)args[2];
|
||||
if (const_args[2]) {
|
||||
if ((int32_t)args[2] == (int16_t)args[2]) {
|
||||
tcg_out_insn(s, RI, MHI, args[0], args[2]);
|
||||
tcg_out_mov(s, TCG_TYPE_I32, a0, a1);
|
||||
if (a2 == (int16_t)a2) {
|
||||
tcg_out_insn(s, RI, MHI, a0, a2);
|
||||
} else {
|
||||
tcg_out_insn(s, RIL, MSFI, args[0], args[2]);
|
||||
tcg_out_insn(s, RIL, MSFI, a0, a2);
|
||||
}
|
||||
} else if (a0 == a1) {
|
||||
tcg_out_insn(s, RRE, MSR, a0, a2);
|
||||
} else {
|
||||
tcg_out_insn(s, RRE, MSR, args[0], args[2]);
|
||||
tcg_out_insn(s, RRFa, MSRKC, a0, a1, a2);
|
||||
}
|
||||
break;
|
||||
|
||||
|
@ -2272,14 +2278,18 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
|||
break;
|
||||
|
||||
case INDEX_op_mul_i64:
|
||||
a0 = args[0], a1 = args[1], a2 = args[2];
|
||||
if (const_args[2]) {
|
||||
if (args[2] == (int16_t)args[2]) {
|
||||
tcg_out_insn(s, RI, MGHI, args[0], args[2]);
|
||||
tcg_out_mov(s, TCG_TYPE_I64, a0, a1);
|
||||
if (a2 == (int16_t)a2) {
|
||||
tcg_out_insn(s, RI, MGHI, a0, a2);
|
||||
} else {
|
||||
tcg_out_insn(s, RIL, MSGFI, args[0], args[2]);
|
||||
tcg_out_insn(s, RIL, MSGFI, a0, a2);
|
||||
}
|
||||
} else if (a0 == a1) {
|
||||
tcg_out_insn(s, RRE, MSGR, a0, a2);
|
||||
} else {
|
||||
tcg_out_insn(s, RRE, MSGR, args[0], args[2]);
|
||||
tcg_out_insn(s, RRFa, MSGRKC, a0, a1, a2);
|
||||
}
|
||||
break;
|
||||
|
||||
|
@ -2934,9 +2944,13 @@ static TCGConstraintSetIndex tcg_target_op_def(TCGOpcode op)
|
|||
return C_O1_I2(r, r, ri);
|
||||
|
||||
case INDEX_op_mul_i32:
|
||||
return C_O1_I2(r, 0, ri);
|
||||
return (HAVE_FACILITY(MISC_INSN_EXT2)
|
||||
? C_O1_I2(r, r, ri)
|
||||
: C_O1_I2(r, 0, ri));
|
||||
case INDEX_op_mul_i64:
|
||||
return C_O1_I2(r, 0, rJ);
|
||||
return (HAVE_FACILITY(MISC_INSN_EXT2)
|
||||
? C_O1_I2(r, r, rJ)
|
||||
: C_O1_I2(r, 0, rJ));
|
||||
|
||||
case INDEX_op_shl_i32:
|
||||
case INDEX_op_shr_i32:
|
||||
|
|
|
@ -63,6 +63,7 @@ typedef enum TCGReg {
|
|||
/* Facilities that are checked at runtime. */
|
||||
|
||||
#define FACILITY_LOAD_ON_COND2 53
|
||||
#define FACILITY_MISC_INSN_EXT2 58
|
||||
#define FACILITY_VECTOR 129
|
||||
#define FACILITY_VECTOR_ENH1 135
|
||||
|
||||
|
|
Loading…
Reference in New Issue