ShuriZma
/
dolphin
mirror of https://github.com/dolphin-emu/dolphin.git
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity

Document some UGeckoInstruction fields

This commit is contained in:
Tillmann Karras 2013-10-17 04:57:18 +02:00
parent f605ea9eeb
commit e4a81f32d4
1 changed files with 53 additions and 11 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

64
Source/Core/Core/Src/PowerPC/Gekko.h
View File

@ -23,17 +23,25 @@ union UGeckoInstruction
struct struct
{ {
// Record bit
// 1, if the condition register should be updated by this instruction
u32 Rc : 1; u32 Rc : 1;
u32 SUBOP10 : 10; u32 SUBOP10 : 10;
// Source GPR
u32 RB : 5; u32 RB : 5;
// Source or destination GPR
u32 RA : 5; u32 RA : 5;
// Destination GPR
u32 RD : 5; u32 RD : 5;
// Primary opcode
u32 OPCD : 6; u32 OPCD : 6;
}; // changed };
struct struct
{ {
// Immediate, signed 16-bit
signed SIMM_16 : 16; signed SIMM_16 : 16;
u32 : 5; u32 : 5;
// Conditions on which to trap
u32 TO : 5; u32 TO : 5;
u32 OPCD_2 : 6; u32 OPCD_2 : 6;
}; };
@ -43,11 +51,13 @@ union UGeckoInstruction
u32 : 10; u32 : 10;
u32 : 5; u32 : 5;
u32 : 5; u32 : 5;
// Source GPR
u32 RS : 5; u32 RS : 5;
u32 OPCD_3 : 6; u32 OPCD_3 : 6;
}; };
struct struct
{ {
// Immediate, unsigned 16-bit
u32 UIMM : 16; u32 UIMM : 16;
u32 : 5; u32 : 5;
u32 : 5; u32 : 5;
@ -55,8 +65,13 @@ union UGeckoInstruction
}; };
struct struct
{ {
// Link bit
// 1, if branch instructions should put the address of the next instruction into the link register
u32 LK : 1; u32 LK : 1;
// Absolute address bit
// 1, if the immediate field represents an absolute address
u32 AA : 1; u32 AA : 1;
// Immediate, signed 24-bit
u32 LI : 24; u32 LI : 24;
u32 OPCD_5 : 6; u32 OPCD_5 : 6;
}; };
@ -64,8 +79,11 @@ union UGeckoInstruction
{ {
u32 LK_2 : 1; u32 LK_2 : 1;
u32 AA_2 : 1; u32 AA_2 : 1;
// Branch displacement, signed 14-bit (right-extended by 0b00)
u32 BD : 14; u32 BD : 14;
// Branch condition
u32 BI : 5; u32 BI : 5;
// Conditional branch control
u32 BO : 5; u32 BO : 5;
u32 OPCD_6 : 6; u32 OPCD_6 : 6;
}; };
@ -83,8 +101,10 @@ union UGeckoInstruction
u32 : 11; u32 : 11;
u32 RB_2 : 5; u32 RB_2 : 5;
u32 RA_2 : 5; u32 RA_2 : 5;
// ?
u32 L : 1; u32 L : 1;
u32 : 1; u32 : 1;
// Destination field in CR or FPSCR
u32 CRFD : 3; u32 CRFD : 3;
u32 OPCD_8 : 6; u32 OPCD_8 : 6;
}; };
@ -102,7 +122,7 @@ union UGeckoInstruction
u32 UIMM_2 : 16; u32 UIMM_2 : 16;
u32 RA_4 : 5; u32 RA_4 : 5;
u32 L_3 : 1; u32 L_3 : 1;
u32 dummy2 : 1; u32 : 1;
u32 CRFD_3 : 3; u32 CRFD_3 : 3;
u32 OPCD_A : 6; u32 OPCD_A : 6;
}; };
@ -113,13 +133,14 @@ union UGeckoInstruction
u32 RB_5 : 5; u32 RB_5 : 5;
u32 RA_5 : 5; u32 RA_5 : 5;
u32 L_4 : 1; u32 L_4 : 1;
u32 dummy3 : 1; u32 : 1;
u32 CRFD_4 : 3; u32 CRFD_4 : 3;
u32 OPCD_B : 6; u32 OPCD_B : 6;
}; };
struct struct
{ {
u32 : 16; u32 : 16;
// Segment register
u32 SR : 4; u32 SR : 4;
u32 : 1; u32 : 1;
u32 RS_2 : 5; u32 RS_2 : 5;
@ -131,6 +152,7 @@ union UGeckoInstruction
{ {
u32 Rc_4 : 1; u32 Rc_4 : 1;
u32 SUBOP5 : 5; u32 SUBOP5 : 5;
// ?
u32 RC : 5; u32 RC : 5;
u32 : 5; u32 : 5;
u32 RA_6 : 5; u32 RA_6 : 5;
@ -140,7 +162,9 @@ union UGeckoInstruction
struct struct
{ u32 : 10; { u32 : 10;
// Overflow enable
u32 OE : 1; u32 OE : 1;
// Special-purpose register
u32 SPR : 10; u32 SPR : 10;
u32 : 11; u32 : 11;
}; };
@ -148,7 +172,9 @@ union UGeckoInstruction
{ {
u32 : 10; u32 : 10;
u32 OE_3 : 1; u32 OE_3 : 1;
// Upper special-purpose register
u32 SPRU : 5; u32 SPRU : 5;
// Lower special-purpose register
u32 SPRL : 5; u32 SPRL : 5;
u32 : 11; u32 : 11;
}; };
@ -157,8 +183,11 @@ union UGeckoInstruction
struct struct
{ {
u32 Rc_3 : 1; u32 Rc_3 : 1;
// Mask end
u32 ME : 5; u32 ME : 5;
// Mask begin
u32 MB : 5; u32 MB : 5;
// Shift amount
u32 SH : 5; u32 SH : 5;
u32 : 16; u32 : 16;
}; };
@ -167,8 +196,11 @@ union UGeckoInstruction
struct struct
{ {
u32 : 11; u32 : 11;
// Source bit in the CR
u32 CRBB : 5; u32 CRBB : 5;
// Source bit in the CR
u32 CRBA : 5; u32 CRBA : 5;
// Destination bit in the CR
u32 CRBD : 5; u32 CRBD : 5;
u32 : 6; u32 : 6;
}; };
@ -177,6 +209,7 @@ union UGeckoInstruction
struct struct
{ {
u32 : 11; u32 : 11;
// Time base register
u32 TBR : 10; u32 TBR : 10;
u32 : 11; u32 : 11;
}; };
@ -184,7 +217,9 @@ union UGeckoInstruction
struct struct
{ {
u32 : 11; u32 : 11;
// Upper time base register
u32 TBRU : 5; u32 TBRU : 5;
// Lower time base register
u32 TBRL : 5; u32 TBRL : 5;
u32 : 11; u32 : 11;
}; };
@ -192,50 +227,56 @@ union UGeckoInstruction
struct struct
{ {
u32 : 18; u32 : 18;
// Source field in the CR or FPSCR
u32 CRFS : 3; u32 CRFS : 3;
u32 : 2; u32 : 2;
u32 CRFD_5 : 3; u32 CRFD_5 : 3;
u32 : 6; u32 : 6;
}; };
// float
struct struct
{ {
u32 : 12; u32 : 12;
// Field mask, identifies the CR fields to be updated by mtcrf
u32 CRM : 8; u32 CRM : 8;
u32 : 1; u32 : 1;
// Destination FPR
u32 FD : 5; u32 FD : 5;
u32 : 6; u32 : 6;
}; };
struct struct
{ {
u32 : 6; u32 : 6;
// Source FPR
u32 FC : 5; u32 FC : 5;
// Source FPR
u32 FB : 5; u32 FB : 5;
// Source FPR
u32 FA : 5; u32 FA : 5;
// Source FPR
u32 FS : 5; u32 FS : 5;
u32 : 6; u32 : 6;
}; };
struct
{
u32 OFS : 16;
u32 : 16;
};
struct struct
{ {
u32 : 17; u32 : 17;
// Field mask, identifies the FPSCR fields to be updated by mtfsf
u32 FM : 8; u32 FM : 8;
u32 : 7; u32 : 7;
}; };
// paired // paired single quantized load/store
struct struct
{ {
u32 : 7; u32 : 7;
// Graphics quantization register to use
u32 Ix : 3; u32 Ix : 3;
// 0: paired single, 1: scalar
u32 Wx : 1; u32 Wx : 1;
u32 : 1; u32 : 1;
// Graphics quantization register to use
u32 I : 3; u32 I : 3;
// 0: paired single, 1: scalar
u32 W : 1; u32 W : 1;
u32 : 16; u32 : 16;
}; };
@ -248,7 +289,8 @@ union UGeckoInstruction
struct struct
{ {
u32 dummyX : 11; u32 : 11;
// Number of bytes to use in lswi/stswi (0 means 32 bytes)
u32 NB : 5; u32 NB : 5;
}; };
}; };