tracer unification for cores: spacing, headers, etc
This commit is contained in:
feos
parent
888d7fed6a
commit
76eaea3619
|
|
@ -142,7 +142,7 @@ namespace BizHawk.Client.EmuHawk
|
|||
putter = (info) =>
|
||||
{
|
||||
//no padding supported. core should be doing this!
|
||||
_streamWriter.WriteLine("{0}{1}", info.Disassembly, info.RegisterInfo);
|
||||
_streamWriter.WriteLine("{0} {1}", info.Disassembly, info.RegisterInfo);
|
||||
}
|
||||
};
|
||||
}
|
||||
|
|
|
|||
|
|
@ -12,7 +12,7 @@ namespace BizHawk.Emulation.Cores.Components.M68000
|
|||
|
||||
public override string ToString()
|
||||
{
|
||||
return string.Format("{0:X6}: {3,-20} {1,-8} {2}", PC, Mnemonic, Args, RawBytes);
|
||||
return string.Format("{0:X6}: {1,-20} {2,-8} {3}", PC, RawBytes, Mnemonic, Args);
|
||||
}
|
||||
}
|
||||
|
||||
|
|
|
|||
|
|
@ -99,7 +99,10 @@ namespace BizHawk.Emulation.Cores.Components.ARM
|
|||
return null;
|
||||
if (Str(d, s, false))
|
||||
return null;
|
||||
return Encoding.ASCII.GetString(s.total, 0, Array.IndexOf(s.total, (byte)0));
|
||||
string[] ret = Encoding.ASCII.GetString(s.total, 0, Array.IndexOf(s.total, (byte)0))
|
||||
.ToString()
|
||||
.Split(new string[] {" "}, 2, StringSplitOptions.None);
|
||||
return ret[0].PadRight(8) + ret[1];
|
||||
}
|
||||
}
|
||||
|
||||
|
|
|
|||
|
|
@ -264,7 +264,7 @@ namespace BizHawk.Emulation.Cores.Components.H6280
|
|||
|
||||
public string TraceHeader
|
||||
{
|
||||
get { return "HuC6280: PC, opcode, registers (A, X, Y, P, SP, Cy) Flags (NVTBDIZC)"; }
|
||||
get { return "HuC6280: PC, machine code, mnemonic, operands, registers (A, X, Y, P, SP, Cy), flags (NVTBDIZC)"; }
|
||||
}
|
||||
|
||||
public TraceInfo State()
|
||||
|
|
@ -274,26 +274,26 @@ namespace BizHawk.Emulation.Cores.Components.H6280
|
|||
return new TraceInfo
|
||||
{
|
||||
Disassembly = string.Format(
|
||||
"{3:X2}:{0:X4} {1:X2} {2} ",
|
||||
"{3:X2}:{0:X4}: {1:X2} {2} ",
|
||||
PC,
|
||||
ReadMemory(PC),
|
||||
Disassemble(PC, out notused), MPR[PC >> 13]),
|
||||
Disassemble(PC, out notused), MPR[PC >> 13]).PadRight(30),
|
||||
RegisterInfo = string.Format(
|
||||
"A:{0:X2} X:{1:X2} Y:{2:X2} P:{3:X2} SP:{4:X2} Cy:{5} {6}{7}{8}{9}{10}{11}{12}{13}",
|
||||
"A:{0:X2} X:{1:X2} Y:{2:X2} P:{3:X2} SP:{4:X2} Cy:{5} {6}{7}{8}{9}{10}{11}{12}{13}",
|
||||
A,
|
||||
X,
|
||||
Y,
|
||||
P,
|
||||
S,
|
||||
TotalExecutedCycles,
|
||||
FlagN ? "N" : "",
|
||||
FlagV ? "V" : "",
|
||||
FlagT ? "T" : "",
|
||||
FlagB ? "B" : "",
|
||||
FlagD ? "D" : "",
|
||||
FlagI ? "I" : "",
|
||||
FlagZ ? "Z" : "",
|
||||
FlagC ? "C" : ""
|
||||
FlagN ? "N" : "n",
|
||||
FlagV ? "V" : "v",
|
||||
FlagT ? "T" : "t",
|
||||
FlagB ? "B" : "b",
|
||||
FlagD ? "D" : "d",
|
||||
FlagI ? "I" : "i",
|
||||
FlagZ ? "Z" : "z",
|
||||
FlagC ? "C" : "c"
|
||||
)
|
||||
};
|
||||
}
|
||||
|
|
|
|||
|
|
@ -43,7 +43,7 @@ namespace BizHawk.Emulation.Cores.Components.M6502
|
|||
|
||||
public string TraceHeader
|
||||
{
|
||||
get { return "6502: PC, opcode, registers (SP, A, P, X, Y) flags (NVTBDIZCR)"; }
|
||||
get { return "6502: PC, machine code, mnemonic, operands, registers (A, X, Y, P, SP), flags (NVTBDIZCR)"; }
|
||||
}
|
||||
|
||||
public TraceInfo State(bool disassemble = true)
|
||||
|
|
@ -53,7 +53,7 @@ namespace BizHawk.Emulation.Cores.Components.M6502
|
|||
return new TraceInfo
|
||||
{
|
||||
Disassembly = string.Format(
|
||||
"{0:X4}: {1:X2} {2} ",
|
||||
"{0:X4}: {1:X2} {2} ",
|
||||
PC,
|
||||
PeekMemory(PC),
|
||||
disassemble ? Disassemble(PC, out notused) : "---").PadRight(26),
|
||||
|
|
|
|||
|
|
@ -10,309 +10,309 @@ namespace BizHawk.Emulation.Common.Components.Z80GB
|
|||
static string[] table =
|
||||
{
|
||||
"NOP", // 00
|
||||
"LD BC,d16", // 01
|
||||
"LD (BC),A", // 02
|
||||
"INC BC", // 03
|
||||
"INC B", // 04
|
||||
"DEC B", // 05
|
||||
"LD B,d8", // 06
|
||||
"LD BC,d16", // 01
|
||||
"LD (BC),A", // 02
|
||||
"INC BC", // 03
|
||||
"INC B", // 04
|
||||
"DEC B", // 05
|
||||
"LD B,d8", // 06
|
||||
"RLCA", // 07
|
||||
"LD (a16),SP", // 08
|
||||
"ADD HL,BC", // 09
|
||||
"LD A,(BC)", // 0a
|
||||
"DEC BC", // 0b
|
||||
"INC C", // 0c
|
||||
"DEC C", // 0d
|
||||
"LD C,d8", // 0e
|
||||
"LD (a16),SP", // 08
|
||||
"ADD HL,BC", // 09
|
||||
"LD A,(BC)", // 0a
|
||||
"DEC BC", // 0b
|
||||
"INC C", // 0c
|
||||
"DEC C", // 0d
|
||||
"LD C,d8", // 0e
|
||||
"RRCA", // 0f
|
||||
"STOP 0", // 10
|
||||
"LD DE,d16", // 11
|
||||
"LD (DE),A", // 12
|
||||
"INC DE", // 13
|
||||
"INC D", // 14
|
||||
"DEC D", // 15
|
||||
"LD D,d8", // 16
|
||||
"LD DE,d16", // 11
|
||||
"LD (DE),A", // 12
|
||||
"INC DE", // 13
|
||||
"INC D", // 14
|
||||
"DEC D", // 15
|
||||
"LD D,d8", // 16
|
||||
"RLA", // 17
|
||||
"JR r8", // 18
|
||||
"ADD HL,DE", // 19
|
||||
"LD A,(DE)", // 1a
|
||||
"DEC DE", // 1b
|
||||
"INC E", // 1c
|
||||
"DEC E", // 1d
|
||||
"LD E,d8", // 1e
|
||||
"JR r8", // 18
|
||||
"ADD HL,DE", // 19
|
||||
"LD A,(DE)", // 1a
|
||||
"DEC DE", // 1b
|
||||
"INC E", // 1c
|
||||
"DEC E", // 1d
|
||||
"LD E,d8", // 1e
|
||||
"RRA", // 1f
|
||||
"JR NZ,r8", // 20
|
||||
"LD HL,d16", // 21
|
||||
"LD (HL+),A", // 22
|
||||
"INC HL", // 23
|
||||
"INC H", // 24
|
||||
"DEC H", // 25
|
||||
"LD H,d8", // 26
|
||||
"JR NZ,r8", // 20
|
||||
"LD HL,d16", // 21
|
||||
"LD (HL+),A", // 22
|
||||
"INC HL", // 23
|
||||
"INC H", // 24
|
||||
"DEC H", // 25
|
||||
"LD H,d8", // 26
|
||||
"DAA", // 27
|
||||
"JR Z,r8", // 28
|
||||
"ADD HL,HL", // 29
|
||||
"LD A,(HL+)", // 2a
|
||||
"DEC HL", // 2b
|
||||
"INC L", // 2c
|
||||
"DEC L", // 2d
|
||||
"LD L,d8", // 2e
|
||||
"JR Z,r8", // 28
|
||||
"ADD HL,HL", // 29
|
||||
"LD A,(HL+)", // 2a
|
||||
"DEC HL", // 2b
|
||||
"INC L", // 2c
|
||||
"DEC L", // 2d
|
||||
"LD L,d8", // 2e
|
||||
"CPL", // 2f
|
||||
"JR NC,r8", // 30
|
||||
"LD SP,d16", // 31
|
||||
"LD (HL-),A", // 32
|
||||
"INC SP", // 33
|
||||
"INC (HL)", // 34
|
||||
"DEC (HL)", // 35
|
||||
"LD (HL),d8", // 36
|
||||
"JR NC,r8", // 30
|
||||
"LD SP,d16", // 31
|
||||
"LD (HL-),A", // 32
|
||||
"INC SP", // 33
|
||||
"INC (HL)", // 34
|
||||
"DEC (HL)", // 35
|
||||
"LD (HL),d8", // 36
|
||||
"SCF", // 37
|
||||
"JR C,r8", // 38
|
||||
"ADD HL,SP", // 39
|
||||
"LD A,(HL-)", // 3a
|
||||
"DEC SP", // 3b
|
||||
"INC A", // 3c
|
||||
"DEC A", // 3d
|
||||
"LD A,d8", // 3e
|
||||
"JR C,r8", // 38
|
||||
"ADD HL,SP", // 39
|
||||
"LD A,(HL-)", // 3a
|
||||
"DEC SP", // 3b
|
||||
"INC A", // 3c
|
||||
"DEC A", // 3d
|
||||
"LD A,d8", // 3e
|
||||
"CCF", // 3f
|
||||
"LD B,B", // 40
|
||||
"LD B,C", // 41
|
||||
"LD B,D", // 42
|
||||
"LD B,E", // 43
|
||||
"LD B,H", // 44
|
||||
"LD B,L", // 45
|
||||
"LD B,(HL)", // 46
|
||||
"LD B,A", // 47
|
||||
"LD C,B", // 48
|
||||
"LD C,C", // 49
|
||||
"LD C,D", // 4a
|
||||
"LD C,E", // 4b
|
||||
"LD C,H", // 4c
|
||||
"LD C,L", // 4d
|
||||
"LD C,(HL)", // 4e
|
||||
"LD C,A", // 4f
|
||||
"LD D,B", // 50
|
||||
"LD D,C", // 51
|
||||
"LD D,D", // 52
|
||||
"LD D,E", // 53
|
||||
"LD D,H", // 54
|
||||
"LD D,L", // 55
|
||||
"LD D,(HL)", // 56
|
||||
"LD D,A", // 57
|
||||
"LD E,B", // 58
|
||||
"LD E,C", // 59
|
||||
"LD E,D", // 5a
|
||||
"LD E,E", // 5b
|
||||
"LD E,H", // 5c
|
||||
"LD E,L", // 5d
|
||||
"LD E,(HL)", // 5e
|
||||
"LD E,A", // 5f
|
||||
"LD H,B", // 60
|
||||
"LD H,C", // 61
|
||||
"LD H,D", // 62
|
||||
"LD H,E", // 63
|
||||
"LD H,H", // 64
|
||||
"LD H,L", // 65
|
||||
"LD H,(HL)", // 66
|
||||
"LD H,A", // 67
|
||||
"LD L,B", // 68
|
||||
"LD L,C", // 69
|
||||
"LD L,D", // 6a
|
||||
"LD L,E", // 6b
|
||||
"LD L,H", // 6c
|
||||
"LD L,L", // 6d
|
||||
"LD L,(HL)", // 6e
|
||||
"LD L,A", // 6f
|
||||
"LD (HL),B", // 70
|
||||
"LD (HL),C", // 71
|
||||
"LD (HL),D", // 72
|
||||
"LD (HL),E", // 73
|
||||
"LD (HL),H", // 74
|
||||
"LD (HL),L", // 75
|
||||
"LD B,B", // 40
|
||||
"LD B,C", // 41
|
||||
"LD B,D", // 42
|
||||
"LD B,E", // 43
|
||||
"LD B,H", // 44
|
||||
"LD B,L", // 45
|
||||
"LD B,(HL)", // 46
|
||||
"LD B,A", // 47
|
||||
"LD C,B", // 48
|
||||
"LD C,C", // 49
|
||||
"LD C,D", // 4a
|
||||
"LD C,E", // 4b
|
||||
"LD C,H", // 4c
|
||||
"LD C,L", // 4d
|
||||
"LD C,(HL)", // 4e
|
||||
"LD C,A", // 4f
|
||||
"LD D,B", // 50
|
||||
"LD D,C", // 51
|
||||
"LD D,D", // 52
|
||||
"LD D,E", // 53
|
||||
"LD D,H", // 54
|
||||
"LD D,L", // 55
|
||||
"LD D,(HL)", // 56
|
||||
"LD D,A", // 57
|
||||
"LD E,B", // 58
|
||||
"LD E,C", // 59
|
||||
"LD E,D", // 5a
|
||||
"LD E,E", // 5b
|
||||
"LD E,H", // 5c
|
||||
"LD E,L", // 5d
|
||||
"LD E,(HL)", // 5e
|
||||
"LD E,A", // 5f
|
||||
"LD H,B", // 60
|
||||
"LD H,C", // 61
|
||||
"LD H,D", // 62
|
||||
"LD H,E", // 63
|
||||
"LD H,H", // 64
|
||||
"LD H,L", // 65
|
||||
"LD H,(HL)", // 66
|
||||
"LD H,A", // 67
|
||||
"LD L,B", // 68
|
||||
"LD L,C", // 69
|
||||
"LD L,D", // 6a
|
||||
"LD L,E", // 6b
|
||||
"LD L,H", // 6c
|
||||
"LD L,L", // 6d
|
||||
"LD L,(HL)", // 6e
|
||||
"LD L,A", // 6f
|
||||
"LD (HL),B", // 70
|
||||
"LD (HL),C", // 71
|
||||
"LD (HL),D", // 72
|
||||
"LD (HL),E", // 73
|
||||
"LD (HL),H", // 74
|
||||
"LD (HL),L", // 75
|
||||
"HALT", // 76
|
||||
"LD (HL),A", // 77
|
||||
"LD A,B", // 78
|
||||
"LD A,C", // 79
|
||||
"LD A,D", // 7a
|
||||
"LD A,E", // 7b
|
||||
"LD A,H", // 7c
|
||||
"LD A,L", // 7d
|
||||
"LD A,(HL)", // 7e
|
||||
"LD A,A", // 7f
|
||||
"ADD A,B", // 80
|
||||
"ADD A,C", // 81
|
||||
"ADD A,D", // 82
|
||||
"ADD A,E", // 83
|
||||
"ADD A,H", // 84
|
||||
"ADD A,L", // 85
|
||||
"ADD A,(HL)", // 86
|
||||
"ADD A,A", // 87
|
||||
"ADC A,B", // 88
|
||||
"ADC A,C", // 89
|
||||
"ADC A,D", // 8a
|
||||
"ADC A,E", // 8b
|
||||
"ADC A,H", // 8c
|
||||
"ADC A,L", // 8d
|
||||
"ADC A,(HL)", // 8e
|
||||
"ADC A,A", // 8f
|
||||
"SUB B", // 90
|
||||
"SUB C", // 91
|
||||
"SUB D", // 92
|
||||
"SUB E", // 93
|
||||
"SUB H", // 94
|
||||
"SUB L", // 95
|
||||
"SUB (HL)", // 96
|
||||
"SUB A", // 97
|
||||
"SBC A,B", // 98
|
||||
"SBC A,C", // 99
|
||||
"SBC A,D", // 9a
|
||||
"SBC A,E", // 9b
|
||||
"SBC A,H", // 9c
|
||||
"SBC A,L", // 9d
|
||||
"SBC A,(HL)", // 9e
|
||||
"SBC A,A", // 9f
|
||||
"AND B", // a0
|
||||
"AND C", // a1
|
||||
"AND D", // a2
|
||||
"AND E", // a3
|
||||
"AND H", // a4
|
||||
"AND L", // a5
|
||||
"AND (HL)", // a6
|
||||
"AND A", // a7
|
||||
"XOR B", // a8
|
||||
"XOR C", // a9
|
||||
"XOR D", // aa
|
||||
"XOR E", // ab
|
||||
"XOR H", // ac
|
||||
"XOR L", // ad
|
||||
"XOR (HL)", // ae
|
||||
"XOR A", // af
|
||||
"OR B", // b0
|
||||
"OR C", // b1
|
||||
"OR D", // b2
|
||||
"OR E", // b3
|
||||
"OR H", // b4
|
||||
"OR L", // b5
|
||||
"OR (HL)", // b6
|
||||
"OR A", // b7
|
||||
"CP B", // b8
|
||||
"CP C", // b9
|
||||
"CP D", // ba
|
||||
"CP E", // bb
|
||||
"CP H", // bc
|
||||
"CP L", // bd
|
||||
"CP (HL)", // be
|
||||
"CP A", // bf
|
||||
"RET NZ", // c0
|
||||
"POP BC", // c1
|
||||
"JP NZ,a16", // c2
|
||||
"JP a16", // c3
|
||||
"LD (HL),A", // 77
|
||||
"LD A,B", // 78
|
||||
"LD A,C", // 79
|
||||
"LD A,D", // 7a
|
||||
"LD A,E", // 7b
|
||||
"LD A,H", // 7c
|
||||
"LD A,L", // 7d
|
||||
"LD A,(HL)", // 7e
|
||||
"LD A,A", // 7f
|
||||
"ADD A,B", // 80
|
||||
"ADD A,C", // 81
|
||||
"ADD A,D", // 82
|
||||
"ADD A,E", // 83
|
||||
"ADD A,H", // 84
|
||||
"ADD A,L", // 85
|
||||
"ADD A,(HL)", // 86
|
||||
"ADD A,A", // 87
|
||||
"ADC A,B", // 88
|
||||
"ADC A,C", // 89
|
||||
"ADC A,D", // 8a
|
||||
"ADC A,E", // 8b
|
||||
"ADC A,H", // 8c
|
||||
"ADC A,L", // 8d
|
||||
"ADC A,(HL)", // 8e
|
||||
"ADC A,A", // 8f
|
||||
"SUB B", // 90
|
||||
"SUB C", // 91
|
||||
"SUB D", // 92
|
||||
"SUB E", // 93
|
||||
"SUB H", // 94
|
||||
"SUB L", // 95
|
||||
"SUB (HL)", // 96
|
||||
"SUB A", // 97
|
||||
"SBC A,B", // 98
|
||||
"SBC A,C", // 99
|
||||
"SBC A,D", // 9a
|
||||
"SBC A,E", // 9b
|
||||
"SBC A,H", // 9c
|
||||
"SBC A,L", // 9d
|
||||
"SBC A,(HL)", // 9e
|
||||
"SBC A,A", // 9f
|
||||
"AND B", // a0
|
||||
"AND C", // a1
|
||||
"AND D", // a2
|
||||
"AND E", // a3
|
||||
"AND H", // a4
|
||||
"AND L", // a5
|
||||
"AND (HL)", // a6
|
||||
"AND A", // a7
|
||||
"XOR B", // a8
|
||||
"XOR C", // a9
|
||||
"XOR D", // aa
|
||||
"XOR E", // ab
|
||||
"XOR H", // ac
|
||||
"XOR L", // ad
|
||||
"XOR (HL)", // ae
|
||||
"XOR A", // af
|
||||
"OR B", // b0
|
||||
"OR C", // b1
|
||||
"OR D", // b2
|
||||
"OR E", // b3
|
||||
"OR H", // b4
|
||||
"OR L", // b5
|
||||
"OR (HL)", // b6
|
||||
"OR A", // b7
|
||||
"CP B", // b8
|
||||
"CP C", // b9
|
||||
"CP D", // ba
|
||||
"CP E", // bb
|
||||
"CP H", // bc
|
||||
"CP L", // bd
|
||||
"CP (HL)", // be
|
||||
"CP A", // bf
|
||||
"RET NZ", // c0
|
||||
"POP BC", // c1
|
||||
"JP NZ,a16", // c2
|
||||
"JP a16", // c3
|
||||
"CALL NZ,a16", // c4
|
||||
"PUSH BC", // c5
|
||||
"ADD A,d8", // c6
|
||||
"RST 00H", // c7
|
||||
"RET Z", // c8
|
||||
"ADD A,d8", // c6
|
||||
"RST 00H", // c7
|
||||
"RET Z", // c8
|
||||
"RET", // c9
|
||||
"JP Z,a16", // ca
|
||||
"JP Z,a16", // ca
|
||||
"PREFIX CB", // cb
|
||||
"CALL Z,a16", // cc
|
||||
"CALL a16", // cd
|
||||
"ADC A,d8", // ce
|
||||
"RST 08H", // cf
|
||||
"RET NC", // d0
|
||||
"POP DE", // d1
|
||||
"JP NC,a16", // d2
|
||||
"ADC A,d8", // ce
|
||||
"RST 08H", // cf
|
||||
"RET NC", // d0
|
||||
"POP DE", // d1
|
||||
"JP NC,a16", // d2
|
||||
"???", // d3
|
||||
"CALL NC,a16", // d4
|
||||
"PUSH DE", // d5
|
||||
"SUB d8", // d6
|
||||
"RST 10H", // d7
|
||||
"RET C", // d8
|
||||
"SUB d8", // d6
|
||||
"RST 10H", // d7
|
||||
"RET C", // d8
|
||||
"RETI", // d9
|
||||
"JP C,a16", // da
|
||||
"JP C,a16", // da
|
||||
"???", // db
|
||||
"CALL C,a16", // dc
|
||||
"???", // dd
|
||||
"SBC A,d8", // de
|
||||
"RST 18H", // df
|
||||
"LDH (a8),A", // e0
|
||||
"POP HL", // e1
|
||||
"LD (C),A", // e2
|
||||
"SBC A,d8", // de
|
||||
"RST 18H", // df
|
||||
"LDH (a8),A", // e0
|
||||
"POP HL", // e1
|
||||
"LD (C),A", // e2
|
||||
"???", // e3
|
||||
"???", // e4
|
||||
"PUSH HL", // e5
|
||||
"AND d8", // e6
|
||||
"RST 20H", // e7
|
||||
"ADD SP,r8", // e8
|
||||
"JP (HL)", // e9
|
||||
"LD (a16),A", // ea
|
||||
"AND d8", // e6
|
||||
"RST 20H", // e7
|
||||
"ADD SP,r8", // e8
|
||||
"JP (HL)", // e9
|
||||
"LD (a16),A", // ea
|
||||
"???", // eb
|
||||
"???", // ec
|
||||
"???", // ed
|
||||
"XOR d8", // ee
|
||||
"RST 28H", // ef
|
||||
"LDH A,(a8)", // f0
|
||||
"POP AF", // f1
|
||||
"LD A,(C)", // f2
|
||||
"XOR d8", // ee
|
||||
"RST 28H", // ef
|
||||
"LDH A,(a8)", // f0
|
||||
"POP AF", // f1
|
||||
"LD A,(C)", // f2
|
||||
"DI", // f3
|
||||
"???", // f4
|
||||
"PUSH AF", // f5
|
||||
"OR d8", // f6
|
||||
"RST 30H", // f7
|
||||
"LD HL,SP+r8", // f8
|
||||
"LD SP,HL", // f9
|
||||
"LD A,(a16)", // fa
|
||||
"EI", // fb
|
||||
"OR d8", // f6
|
||||
"RST 30H", // f7
|
||||
"LD HL,SP+r8", // f8
|
||||
"LD SP,HL", // f9
|
||||
"LD A,(a16)", // fa
|
||||
"EI ", // fb
|
||||
"???", // fc
|
||||
"???", // fd
|
||||
"CP d8", // fe
|
||||
"RST 38H", // ff
|
||||
"RLC B", // 00
|
||||
"RLC C", // 01
|
||||
"RLC D", // 02
|
||||
"RLC E", // 03
|
||||
"RLC H", // 04
|
||||
"RLC L", // 05
|
||||
"RLC (HL)", // 06
|
||||
"RLC A", // 07
|
||||
"RRC B", // 08
|
||||
"RRC C", // 09
|
||||
"RRC D", // 0a
|
||||
"RRC E", // 0b
|
||||
"RRC H", // 0c
|
||||
"RRC L", // 0d
|
||||
"RRC (HL)", // 0e
|
||||
"RRC A", // 0f
|
||||
"RL B", // 10
|
||||
"RL C", // 11
|
||||
"RL D", // 12
|
||||
"RL E", // 13
|
||||
"RL H", // 14
|
||||
"RL L", // 15
|
||||
"RL (HL)", // 16
|
||||
"RL A", // 17
|
||||
"RR B", // 18
|
||||
"RR C", // 19
|
||||
"RR D", // 1a
|
||||
"RR E", // 1b
|
||||
"RR H", // 1c
|
||||
"RR L", // 1d
|
||||
"RR (HL)", // 1e
|
||||
"RR A", // 1f
|
||||
"SLA B", // 20
|
||||
"SLA C", // 21
|
||||
"SLA D", // 22
|
||||
"SLA E", // 23
|
||||
"SLA H", // 24
|
||||
"SLA L", // 25
|
||||
"SLA (HL)", // 26
|
||||
"SLA A", // 27
|
||||
"SRA B", // 28
|
||||
"SRA C", // 29
|
||||
"SRA D", // 2a
|
||||
"SRA E", // 2b
|
||||
"SRA H", // 2c
|
||||
"SRA L", // 2d
|
||||
"SRA (HL)", // 2e
|
||||
"SRA A", // 2f
|
||||
"CP d8", // fe
|
||||
"RST 38H", // ff
|
||||
"RLC B", // 00
|
||||
"RLC C", // 01
|
||||
"RLC D", // 02
|
||||
"RLC E", // 03
|
||||
"RLC H", // 04
|
||||
"RLC L", // 05
|
||||
"RLC (HL)", // 06
|
||||
"RLC A", // 07
|
||||
"RRC B", // 08
|
||||
"RRC C", // 09
|
||||
"RRC D", // 0a
|
||||
"RRC E", // 0b
|
||||
"RRC H", // 0c
|
||||
"RRC L", // 0d
|
||||
"RRC (HL)", // 0e
|
||||
"RRC A", // 0f
|
||||
"RL B", // 10
|
||||
"RL C", // 11
|
||||
"RL D", // 12
|
||||
"RL E", // 13
|
||||
"RL H", // 14
|
||||
"RL L", // 15
|
||||
"RL (HL)", // 16
|
||||
"RL A", // 17
|
||||
"RR B", // 18
|
||||
"RR C", // 19
|
||||
"RR D", // 1a
|
||||
"RR E", // 1b
|
||||
"RR H", // 1c
|
||||
"RR L", // 1d
|
||||
"RR (HL)", // 1e
|
||||
"RR A", // 1f
|
||||
"SLA B", // 20
|
||||
"SLA C", // 21
|
||||
"SLA D", // 22
|
||||
"SLA E", // 23
|
||||
"SLA H", // 24
|
||||
"SLA L", // 25
|
||||
"SLA (HL)", // 26
|
||||
"SLA A", // 27
|
||||
"SRA B", // 28
|
||||
"SRA C", // 29
|
||||
"SRA D", // 2a
|
||||
"SRA E", // 2b
|
||||
"SRA H", // 2c
|
||||
"SRA L", // 2d
|
||||
"SRA (HL)", // 2e
|
||||
"SRA A", // 2f
|
||||
"SWAP B", // 30
|
||||
"SWAP C", // 31
|
||||
"SWAP D", // 32
|
||||
|
|
@ -321,206 +321,206 @@ namespace BizHawk.Emulation.Common.Components.Z80GB
|
|||
"SWAP L", // 35
|
||||
"SWAP (HL)", // 36
|
||||
"SWAP A", // 37
|
||||
"SRL B", // 38
|
||||
"SRL C", // 39
|
||||
"SRL D", // 3a
|
||||
"SRL E", // 3b
|
||||
"SRL H", // 3c
|
||||
"SRL L", // 3d
|
||||
"SRL (HL)", // 3e
|
||||
"SRL A", // 3f
|
||||
"BIT 0,B", // 40
|
||||
"BIT 0,C", // 41
|
||||
"BIT 0,D", // 42
|
||||
"BIT 0,E", // 43
|
||||
"BIT 0,H", // 44
|
||||
"BIT 0,L", // 45
|
||||
"BIT 0,(HL)", // 46
|
||||
"BIT 0,A", // 47
|
||||
"BIT 1,B", // 48
|
||||
"BIT 1,C", // 49
|
||||
"BIT 1,D", // 4a
|
||||
"BIT 1,E", // 4b
|
||||
"BIT 1,H", // 4c
|
||||
"BIT 1,L", // 4d
|
||||
"BIT 1,(HL)", // 4e
|
||||
"BIT 1,A", // 4f
|
||||
"BIT 2,B", // 50
|
||||
"BIT 2,C", // 51
|
||||
"BIT 2,D", // 52
|
||||
"BIT 2,E", // 53
|
||||
"BIT 2,H", // 54
|
||||
"BIT 2,L", // 55
|
||||
"BIT 2,(HL)", // 56
|
||||
"BIT 2,A", // 57
|
||||
"BIT 3,B", // 58
|
||||
"BIT 3,C", // 59
|
||||
"BIT 3,D", // 5a
|
||||
"BIT 3,E", // 5b
|
||||
"BIT 3,H", // 5c
|
||||
"BIT 3,L", // 5d
|
||||
"BIT 3,(HL)", // 5e
|
||||
"BIT 3,A", // 5f
|
||||
"BIT 4,B", // 60
|
||||
"BIT 4,C", // 61
|
||||
"BIT 4,D", // 62
|
||||
"BIT 4,E", // 63
|
||||
"BIT 4,H", // 64
|
||||
"BIT 4,L", // 65
|
||||
"BIT 4,(HL)", // 66
|
||||
"BIT 4,A", // 67
|
||||
"BIT 5,B", // 68
|
||||
"BIT 5,C", // 69
|
||||
"BIT 5,D", // 6a
|
||||
"BIT 5,E", // 6b
|
||||
"BIT 5,H", // 6c
|
||||
"BIT 5,L", // 6d
|
||||
"BIT 5,(HL)", // 6e
|
||||
"BIT 5,A", // 6f
|
||||
"BIT 6,B", // 70
|
||||
"BIT 6,C", // 71
|
||||
"BIT 6,D", // 72
|
||||
"BIT 6,E", // 73
|
||||
"BIT 6,H", // 74
|
||||
"BIT 6,L", // 75
|
||||
"BIT 6,(HL)", // 76
|
||||
"BIT 6,A", // 77
|
||||
"BIT 7,B", // 78
|
||||
"BIT 7,C", // 79
|
||||
"BIT 7,D", // 7a
|
||||
"BIT 7,E", // 7b
|
||||
"BIT 7,H", // 7c
|
||||
"BIT 7,L", // 7d
|
||||
"BIT 7,(HL)", // 7e
|
||||
"BIT 7,A", // 7f
|
||||
"RES 0,B", // 80
|
||||
"RES 0,C", // 81
|
||||
"RES 0,D", // 82
|
||||
"RES 0,E", // 83
|
||||
"RES 0,H", // 84
|
||||
"RES 0,L", // 85
|
||||
"RES 0,(HL)", // 86
|
||||
"RES 0,A", // 87
|
||||
"RES 1,B", // 88
|
||||
"RES 1,C", // 89
|
||||
"RES 1,D", // 8a
|
||||
"RES 1,E", // 8b
|
||||
"RES 1,H", // 8c
|
||||
"RES 1,L", // 8d
|
||||
"RES 1,(HL)", // 8e
|
||||
"RES 1,A", // 8f
|
||||
"RES 2,B", // 90
|
||||
"RES 2,C", // 91
|
||||
"RES 2,D", // 92
|
||||
"RES 2,E", // 93
|
||||
"RES 2,H", // 94
|
||||
"RES 2,L", // 95
|
||||
"RES 2,(HL)", // 96
|
||||
"RES 2,A", // 97
|
||||
"RES 3,B", // 98
|
||||
"RES 3,C", // 99
|
||||
"RES 3,D", // 9a
|
||||
"RES 3,E", // 9b
|
||||
"RES 3,H", // 9c
|
||||
"RES 3,L", // 9d
|
||||
"RES 3,(HL)", // 9e
|
||||
"RES 3,A", // 9f
|
||||
"RES 4,B", // a0
|
||||
"RES 4,C", // a1
|
||||
"RES 4,D", // a2
|
||||
"RES 4,E", // a3
|
||||
"RES 4,H", // a4
|
||||
"RES 4,L", // a5
|
||||
"RES 4,(HL)", // a6
|
||||
"RES 4,A", // a7
|
||||
"RES 5,B", // a8
|
||||
"RES 5,C", // a9
|
||||
"RES 5,D", // aa
|
||||
"RES 5,E", // ab
|
||||
"RES 5,H", // ac
|
||||
"RES 5,L", // ad
|
||||
"RES 5,(HL)", // ae
|
||||
"RES 5,A", // af
|
||||
"RES 6,B", // b0
|
||||
"RES 6,C", // b1
|
||||
"RES 6,D", // b2
|
||||
"RES 6,E", // b3
|
||||
"RES 6,H", // b4
|
||||
"RES 6,L", // b5
|
||||
"RES 6,(HL)", // b6
|
||||
"RES 6,A", // b7
|
||||
"RES 7,B", // b8
|
||||
"RES 7,C", // b9
|
||||
"RES 7,D", // ba
|
||||
"RES 7,E", // bb
|
||||
"RES 7,H", // bc
|
||||
"RES 7,L", // bd
|
||||
"RES 7,(HL)", // be
|
||||
"RES 7,A", // bf
|
||||
"SET 0,B", // c0
|
||||
"SET 0,C", // c1
|
||||
"SET 0,D", // c2
|
||||
"SET 0,E", // c3
|
||||
"SET 0,H", // c4
|
||||
"SET 0,L", // c5
|
||||
"SET 0,(HL)", // c6
|
||||
"SET 0,A", // c7
|
||||
"SET 1,B", // c8
|
||||
"SET 1,C", // c9
|
||||
"SET 1,D", // ca
|
||||
"SET 1,E", // cb
|
||||
"SET 1,H", // cc
|
||||
"SET 1,L", // cd
|
||||
"SET 1,(HL)", // ce
|
||||
"SET 1,A", // cf
|
||||
"SET 2,B", // d0
|
||||
"SET 2,C", // d1
|
||||
"SET 2,D", // d2
|
||||
"SET 2,E", // d3
|
||||
"SET 2,H", // d4
|
||||
"SET 2,L", // d5
|
||||
"SET 2,(HL)", // d6
|
||||
"SET 2,A", // d7
|
||||
"SET 3,B", // d8
|
||||
"SET 3,C", // d9
|
||||
"SET 3,D", // da
|
||||
"SET 3,E", // db
|
||||
"SET 3,H", // dc
|
||||
"SET 3,L", // dd
|
||||
"SET 3,(HL)", // de
|
||||
"SET 3,A", // df
|
||||
"SET 4,B", // e0
|
||||
"SET 4,C", // e1
|
||||
"SET 4,D", // e2
|
||||
"SET 4,E", // e3
|
||||
"SET 4,H", // e4
|
||||
"SET 4,L", // e5
|
||||
"SET 4,(HL)", // e6
|
||||
"SET 4,A", // e7
|
||||
"SET 5,B", // e8
|
||||
"SET 5,C", // e9
|
||||
"SET 5,D", // ea
|
||||
"SET 5,E", // eb
|
||||
"SET 5,H", // ec
|
||||
"SET 5,L", // ed
|
||||
"SET 5,(HL)", // ee
|
||||
"SET 5,A", // ef
|
||||
"SET 6,B", // f0
|
||||
"SET 6,C", // f1
|
||||
"SET 6,D", // f2
|
||||
"SET 6,E", // f3
|
||||
"SET 6,H", // f4
|
||||
"SET 6,L", // f5
|
||||
"SET 6,(HL)", // f6
|
||||
"SET 6,A", // f7
|
||||
"SET 7,B", // f8
|
||||
"SET 7,C", // f9
|
||||
"SET 7,D", // fa
|
||||
"SET 7,E", // fb
|
||||
"SET 7,H", // fc
|
||||
"SET 7,L", // fd
|
||||
"SET 7,(HL)", // fe
|
||||
"SET 7,A", // ff
|
||||
"SRL B", // 38
|
||||
"SRL C", // 39
|
||||
"SRL D", // 3a
|
||||
"SRL E", // 3b
|
||||
"SRL H", // 3c
|
||||
"SRL L", // 3d
|
||||
"SRL (HL)", // 3e
|
||||
"SRL A", // 3f
|
||||
"BIT 0,B", // 40
|
||||
"BIT 0,C", // 41
|
||||
"BIT 0,D", // 42
|
||||
"BIT 0,E", // 43
|
||||
"BIT 0,H", // 44
|
||||
"BIT 0,L", // 45
|
||||
"BIT 0,(HL)", // 46
|
||||
"BIT 0,A", // 47
|
||||
"BIT 1,B", // 48
|
||||
"BIT 1,C", // 49
|
||||
"BIT 1,D", // 4a
|
||||
"BIT 1,E", // 4b
|
||||
"BIT 1,H", // 4c
|
||||
"BIT 1,L", // 4d
|
||||
"BIT 1,(HL)", // 4e
|
||||
"BIT 1,A", // 4f
|
||||
"BIT 2,B", // 50
|
||||
"BIT 2,C", // 51
|
||||
"BIT 2,D", // 52
|
||||
"BIT 2,E", // 53
|
||||
"BIT 2,H", // 54
|
||||
"BIT 2,L", // 55
|
||||
"BIT 2,(HL)", // 56
|
||||
"BIT 2,A", // 57
|
||||
"BIT 3,B", // 58
|
||||
"BIT 3,C", // 59
|
||||
"BIT 3,D", // 5a
|
||||
"BIT 3,E", // 5b
|
||||
"BIT 3,H", // 5c
|
||||
"BIT 3,L", // 5d
|
||||
"BIT 3,(HL)", // 5e
|
||||
"BIT 3,A", // 5f
|
||||
"BIT 4,B", // 60
|
||||
"BIT 4,C", // 61
|
||||
"BIT 4,D", // 62
|
||||
"BIT 4,E", // 63
|
||||
"BIT 4,H", // 64
|
||||
"BIT 4,L", // 65
|
||||
"BIT 4,(HL)", // 66
|
||||
"BIT 4,A", // 67
|
||||
"BIT 5,B", // 68
|
||||
"BIT 5,C", // 69
|
||||
"BIT 5,D", // 6a
|
||||
"BIT 5,E", // 6b
|
||||
"BIT 5,H", // 6c
|
||||
"BIT 5,L", // 6d
|
||||
"BIT 5,(HL)", // 6e
|
||||
"BIT 5,A", // 6f
|
||||
"BIT 6,B", // 70
|
||||
"BIT 6,C", // 71
|
||||
"BIT 6,D", // 72
|
||||
"BIT 6,E", // 73
|
||||
"BIT 6,H", // 74
|
||||
"BIT 6,L", // 75
|
||||
"BIT 6,(HL)", // 76
|
||||
"BIT 6,A", // 77
|
||||
"BIT 7,B", // 78
|
||||
"BIT 7,C", // 79
|
||||
"BIT 7,D", // 7a
|
||||
"BIT 7,E", // 7b
|
||||
"BIT 7,H", // 7c
|
||||
"BIT 7,L", // 7d
|
||||
"BIT 7,(HL)", // 7e
|
||||
"BIT 7,A", // 7f
|
||||
"RES 0,B", // 80
|
||||
"RES 0,C", // 81
|
||||
"RES 0,D", // 82
|
||||
"RES 0,E", // 83
|
||||
"RES 0,H", // 84
|
||||
"RES 0,L", // 85
|
||||
"RES 0,(HL)", // 86
|
||||
"RES 0,A", // 87
|
||||
"RES 1,B", // 88
|
||||
"RES 1,C", // 89
|
||||
"RES 1,D", // 8a
|
||||
"RES 1,E", // 8b
|
||||
"RES 1,H", // 8c
|
||||
"RES 1,L", // 8d
|
||||
"RES 1,(HL)", // 8e
|
||||
"RES 1,A", // 8f
|
||||
"RES 2,B", // 90
|
||||
"RES 2,C", // 91
|
||||
"RES 2,D", // 92
|
||||
"RES 2,E", // 93
|
||||
"RES 2,H", // 94
|
||||
"RES 2,L", // 95
|
||||
"RES 2,(HL)", // 96
|
||||
"RES 2,A", // 97
|
||||
"RES 3,B", // 98
|
||||
"RES 3,C", // 99
|
||||
"RES 3,D", // 9a
|
||||
"RES 3,E", // 9b
|
||||
"RES 3,H", // 9c
|
||||
"RES 3,L", // 9d
|
||||
"RES 3,(HL)", // 9e
|
||||
"RES 3,A", // 9f
|
||||
"RES 4,B", // a0
|
||||
"RES 4,C", // a1
|
||||
"RES 4,D", // a2
|
||||
"RES 4,E", // a3
|
||||
"RES 4,H", // a4
|
||||
"RES 4,L", // a5
|
||||
"RES 4,(HL)", // a6
|
||||
"RES 4,A", // a7
|
||||
"RES 5,B", // a8
|
||||
"RES 5,C", // a9
|
||||
"RES 5,D", // aa
|
||||
"RES 5,E", // ab
|
||||
"RES 5,H", // ac
|
||||
"RES 5,L", // ad
|
||||
"RES 5,(HL)", // ae
|
||||
"RES 5,A", // af
|
||||
"RES 6,B", // b0
|
||||
"RES 6,C", // b1
|
||||
"RES 6,D", // b2
|
||||
"RES 6,E", // b3
|
||||
"RES 6,H", // b4
|
||||
"RES 6,L", // b5
|
||||
"RES 6,(HL)", // b6
|
||||
"RES 6,A", // b7
|
||||
"RES 7,B", // b8
|
||||
"RES 7,C", // b9
|
||||
"RES 7,D", // ba
|
||||
"RES 7,E", // bb
|
||||
"RES 7,H", // bc
|
||||
"RES 7,L", // bd
|
||||
"RES 7,(HL)", // be
|
||||
"RES 7,A", // bf
|
||||
"SET 0,B", // c0
|
||||
"SET 0,C", // c1
|
||||
"SET 0,D", // c2
|
||||
"SET 0,E", // c3
|
||||
"SET 0,H", // c4
|
||||
"SET 0,L", // c5
|
||||
"SET 0,(HL)", // c6
|
||||
"SET 0,A", // c7
|
||||
"SET 1,B", // c8
|
||||
"SET 1,C", // c9
|
||||
"SET 1,D", // ca
|
||||
"SET 1,E", // cb
|
||||
"SET 1,H", // cc
|
||||
"SET 1,L", // cd
|
||||
"SET 1,(HL)", // ce
|
||||
"SET 1,A", // cf
|
||||
"SET 2,B", // d0
|
||||
"SET 2,C", // d1
|
||||
"SET 2,D", // d2
|
||||
"SET 2,E", // d3
|
||||
"SET 2,H", // d4
|
||||
"SET 2,L", // d5
|
||||
"SET 2,(HL)", // d6
|
||||
"SET 2,A", // d7
|
||||
"SET 3,B", // d8
|
||||
"SET 3,C", // d9
|
||||
"SET 3,D", // da
|
||||
"SET 3,E", // db
|
||||
"SET 3,H", // dc
|
||||
"SET 3,L", // dd
|
||||
"SET 3,(HL)", // de
|
||||
"SET 3,A", // df
|
||||
"SET 4,B", // e0
|
||||
"SET 4,C", // e1
|
||||
"SET 4,D", // e2
|
||||
"SET 4,E", // e3
|
||||
"SET 4,H", // e4
|
||||
"SET 4,L", // e5
|
||||
"SET 4,(HL)", // e6
|
||||
"SET 4,A", // e7
|
||||
"SET 5,B", // e8
|
||||
"SET 5,C", // e9
|
||||
"SET 5,D", // ea
|
||||
"SET 5,E", // eb
|
||||
"SET 5,H", // ec
|
||||
"SET 5,L", // ed
|
||||
"SET 5,(HL)", // ee
|
||||
"SET 5,A", // ef
|
||||
"SET 6,B", // f0
|
||||
"SET 6,C", // f1
|
||||
"SET 6,D", // f2
|
||||
"SET 6,E", // f3
|
||||
"SET 6,H", // f4
|
||||
"SET 6,L", // f5
|
||||
"SET 6,(HL)", // f6
|
||||
"SET 6,A", // f7
|
||||
"SET 7,B", // f8
|
||||
"SET 7,C", // f9
|
||||
"SET 7,D", // fa
|
||||
"SET 7,E", // fb
|
||||
"SET 7,H", // fc
|
||||
"SET 7,L", // fd
|
||||
"SET 7,(HL)", // fe
|
||||
"SET 7,A", // ff
|
||||
};
|
||||
|
||||
public static string Disassemble(ushort addr, Func<ushort, byte> reader, out ushort size)
|
||||
|
|
@ -574,10 +574,10 @@ namespace BizHawk.Emulation.Common.Components.Z80GB
|
|||
result = result.Replace("r8", string.Format("{0:X4}h", (ushort)(addr + offs)));
|
||||
}
|
||||
StringBuilder ret = new StringBuilder();
|
||||
ret.Append(string.Format("{0:X4}:", origaddr));
|
||||
ret.Append(string.Format("{0:X4}: ", origaddr));
|
||||
foreach (var b in bytes)
|
||||
ret.Append(string.Format("{0:X2} ", b));
|
||||
while (ret.Length < 15)
|
||||
while (ret.Length < 17)
|
||||
ret.Append(' ');
|
||||
ret.Append(result);
|
||||
size = (ushort)(addr - origaddr);
|
||||
|
|
|
|||
|
|
@ -11952,7 +11952,7 @@ namespace BizHawk.Emulation.Cores.Components.Z80
|
|||
|
||||
public string TraceHeader
|
||||
{
|
||||
get { return "Z80: PC, opcode, registers (AF, BC, DE, HL, IX, IY, SP, Cy) Flags (CNP3H5ZS)"; }
|
||||
get { return "Z80: PC, machine code, mnemonic, operands, registers (AF, BC, DE, HL, IX, IY, SP, Cy), flags (CNP3H5ZS)"; }
|
||||
}
|
||||
|
||||
public TraceInfo State()
|
||||
|
|
@ -11962,10 +11962,10 @@ namespace BizHawk.Emulation.Cores.Components.Z80
|
|||
return new TraceInfo
|
||||
{
|
||||
Disassembly = string.Format(
|
||||
"{0:X4} {1:X2} {2}",
|
||||
"{0:X4}: {1:X2} {2}",
|
||||
RegPC.Word,
|
||||
FetchMemoryWrapper(RegPC.Word),
|
||||
Disassembler.Disassemble(() => ReadMemoryWrapper(tempPC++))),
|
||||
Disassembler.Disassemble(() => ReadMemoryWrapper(tempPC++))).PadRight(26),
|
||||
RegisterInfo = string.Format(
|
||||
"AF:{0:X4} BC:{1:X4} DE:{2:X4} HL:{3:X4} IX:{4:X4} IY:{5:X4} SP:{6:X4} Cy:{7} {8}{9}{10}{11}{12}{13}{14}{15}",
|
||||
RegAF.Word,
|
||||
|
|
@ -11976,14 +11976,14 @@ namespace BizHawk.Emulation.Cores.Components.Z80
|
|||
RegIY.Word,
|
||||
RegSP.Word,
|
||||
TotalExecutedCycles,
|
||||
RegFlagC ? "C" : "",
|
||||
RegFlagN ? "N" : "",
|
||||
RegFlagP ? "P" : "",
|
||||
RegFlag3 ? "3" : "",
|
||||
RegFlagH ? "H" : "",
|
||||
RegFlag5 ? "5" : "",
|
||||
RegFlagZ ? "Z" : "",
|
||||
RegFlagS ? "S" : ""
|
||||
RegFlagC ? "C" : "c",
|
||||
RegFlagN ? "N" : "n",
|
||||
RegFlagP ? "P" : "p",
|
||||
RegFlag3 ? "3" : "-",
|
||||
RegFlagH ? "H" : "h",
|
||||
RegFlag5 ? "5" : "-",
|
||||
RegFlagZ ? "Z" : "z",
|
||||
RegFlagS ? "S" : "s"
|
||||
)
|
||||
};
|
||||
}
|
||||
|
|
|
|||
|
|
@ -12,7 +12,7 @@ namespace BizHawk.Emulation.Cores.Components.x86
|
|||
|
||||
public override string ToString()
|
||||
{
|
||||
return string.Format("{0:X6} {3,-12} {1,-8} {2}", Addr, Mnemonic, Args, RawBytes);
|
||||
return string.Format("{0:X6}: {3,-12} {1,-8} {2}", Addr, Mnemonic, Args, RawBytes);
|
||||
}
|
||||
}
|
||||
|
||||
|
|
|
|||
|
|
@ -33,7 +33,7 @@ namespace BizHawk.Emulation.Cores.Computers.AppleII
|
|||
|
||||
Tracer = new TraceBuffer
|
||||
{
|
||||
Header = "6502: PC, opcode, register (A, X, Y, P, SP, Cy) flags (NVTBDIZC)"
|
||||
Header = "6502: PC, opcode, register (A, X, Y, P, SP, Cy), flags (NVTBDIZC)"
|
||||
};
|
||||
|
||||
MemoryCallbacks = new MemoryCallbackSystem();
|
||||
|
|
|
|||
|
|
@ -71,7 +71,10 @@ namespace BizHawk.Emulation.Cores.Nintendo.GBA
|
|||
if (!LibVBANext.LoadRom(Core, file, (uint)file.Length, biosfile, (uint)biosfile.Length, FES))
|
||||
throw new InvalidOperationException("LoadRom() returned false!");
|
||||
|
||||
Tracer = new TraceBuffer();
|
||||
Tracer = new TraceBuffer()
|
||||
{
|
||||
Header = "ARM7: PC, machine code, mnemonic, operands, registers (r0-r16)"
|
||||
};
|
||||
ser.Register<ITraceable>(Tracer);
|
||||
|
||||
CoreComm.VsyncNum = 262144;
|
||||
|
|
@ -164,7 +167,7 @@ namespace BizHawk.Emulation.Cores.Nintendo.GBA
|
|||
{
|
||||
return new TraceInfo
|
||||
{
|
||||
Disassembly = string.Format("{0:X8} {1}", opcode, Darm.DisassembleStuff(addr, opcode)).PadRight(26),
|
||||
Disassembly = string.Format("{2:X8}: {0:X8} {1}", opcode, Darm.DisassembleStuff(addr, opcode), addr).PadRight(54),
|
||||
RegisterInfo = regs.TraceString()
|
||||
};
|
||||
}
|
||||
|
|
|
|||
|
|
@ -48,7 +48,7 @@ namespace BizHawk.Emulation.Cores.Nintendo.GBA
|
|||
int* p = (int*)_origin;
|
||||
for (int i = 0; i < 17; i++)
|
||||
{
|
||||
sb.Append(p[i].ToString("X8"));
|
||||
sb.Append(string.Format("r{0}:{1:X8}", i, p[i]));
|
||||
if (i != 16)
|
||||
sb.Append(' ');
|
||||
}
|
||||
|
|
|
|||
|
|
@ -21,10 +21,10 @@ namespace BizHawk.Emulation.Cores.Nintendo.Gameboy
|
|||
Disassembly =
|
||||
NewDisassembler
|
||||
.Disassemble((ushort)s[1], (addr) => LibGambatte.gambatte_cpuread(GambatteState, addr), out unused)
|
||||
.PadRight(30),
|
||||
.PadRight(36),
|
||||
RegisterInfo =
|
||||
string.Format(
|
||||
"SP:{2:x2} A:{3:x2} B:{4:x2} C:{5:x2} D:{6:x2} E:{7:x2} F:{8:x2} H:{9:x2} L:{10:x2} LY:{13:x2} {11} Cy:{0}",
|
||||
"A:{3:x2} B:{4:x2} C:{5:x2} D:{6:x2} E:{7:x2} F:{8:x2} H:{9:x2} L:{10:x2} LY:{13:x2} SP:{2:x2} {11} Cy:{0}",
|
||||
s[0],
|
||||
s[1] & 0xffff,
|
||||
s[2] & 0xffff,
|
||||
|
|
|
|||
|
|
@ -104,7 +104,7 @@ namespace BizHawk.Emulation.Cores.Nintendo.Gameboy
|
|||
ServiceProvider = ser;
|
||||
Tracer = new TraceBuffer
|
||||
{
|
||||
Header = "Z80: PC, opcode, registers(SP, A, B, C, D, E, F, H, L, LY, CY)"
|
||||
Header = "Z80: PC, opcode, registers (A, B, C, D, E, F, H, L, LY, SP, CY)"
|
||||
};
|
||||
ser.Register<ITraceable>(Tracer);
|
||||
InitMemoryCallbacks();
|
||||
|
|
|
|||
|
|
@ -47,7 +47,7 @@ namespace BizHawk.Emulation.Cores.Nintendo.N64
|
|||
Tracer.Put(traceInfo);
|
||||
}
|
||||
|
||||
private const string TraceHeader = "r3400: PC, mnemonic, arguments, registers (GPRs, Load/Link Bit, MultHI, MultLO, Implementation/Revision, Control/Status)";
|
||||
private const string TraceHeader = "r3400: PC, mnemonic, operands, registers (GPRs, Load/Link Bit, MultHI, MultLO, Implementation/Revision, Control/Status)";
|
||||
|
||||
private void ConnectTracer()
|
||||
{
|
||||
|
|
|
|||
|
|
@ -12,6 +12,8 @@ namespace BizHawk.Emulation.Cores.Consoles.Nintendo.QuickNES
|
|||
|
||||
private LibQuickNES.TraceCallback _tracecb;
|
||||
|
||||
private const string TraceHeader = "6502: PC, mnemonic, operands, registers (A, X, Y, P, SP)";
|
||||
|
||||
private void MakeTrace(IntPtr data)
|
||||
{
|
||||
int[] s = new int[7];
|
||||
|
|
@ -42,8 +44,6 @@ namespace BizHawk.Emulation.Cores.Consoles.Nintendo.QuickNES
|
|||
});
|
||||
}
|
||||
|
||||
private const string TraceHeader = "6502: PC, opcode, registers (SP, A, P, X, Y)";
|
||||
|
||||
private void ConnectTracer()
|
||||
{
|
||||
Tracer = new TraceBuffer { Header = TraceHeader };
|
||||
|
|
|
|||
|
|
@ -37,7 +37,10 @@ namespace BizHawk.Emulation.Cores.Nintendo.SNES
|
|||
{
|
||||
ServiceProvider = new BasicServiceProvider(this);
|
||||
MemoryCallbacks = new MemoryCallbackSystem();
|
||||
Tracer = new TraceBuffer();
|
||||
Tracer = new TraceBuffer
|
||||
{
|
||||
Header = "65816: PC, mnemonic, operands, registers (A, X, Y, S, D, DB, flags (NVMXDIZC), V, H)"
|
||||
};
|
||||
(ServiceProvider as BasicServiceProvider).Register<ITraceable>(Tracer);
|
||||
|
||||
(ServiceProvider as BasicServiceProvider).Register<IDisassemblable>(new BizHawk.Emulation.Cores.Components.W65816.W65816_DisassemblerService());
|
||||
|
|
@ -400,7 +403,7 @@ namespace BizHawk.Emulation.Cores.Nintendo.SNES
|
|||
|
||||
Tracer.Put(new TraceInfo
|
||||
{
|
||||
Disassembly = split[0],
|
||||
Disassembly = split[0].PadRight(34),
|
||||
RegisterInfo = splitStr + split[1]
|
||||
});
|
||||
}
|
||||
|
|
|
|||
|
|
@ -13,6 +13,8 @@ namespace BizHawk.Emulation.Cores.Consoles.Sega.gpgx
|
|||
|
||||
private LibGPGX.trace_cb _tracecb;
|
||||
|
||||
private const string TraceHeader = "M68K: PC, machine code, mnemonic, operands, registers (D0-D7, A0-A7, SR, USP), flags (XNZVC)";
|
||||
|
||||
private void MakeTrace()
|
||||
{
|
||||
var regs = GetCpuFlagsAndRegisters();
|
||||
|
|
@ -56,8 +58,6 @@ namespace BizHawk.Emulation.Cores.Consoles.Sega.gpgx
|
|||
Tracer.Put(traceInfo);
|
||||
}
|
||||
|
||||
private const string TraceHeader = "M68K: PC, machine code, mnemonic, arguments, registers (D0-D7, A0-A7, SR, USP, status flags)";
|
||||
|
||||
private void ConnectTracer()
|
||||
{
|
||||
Tracer = new TraceBuffer { Header = TraceHeader };
|
||||
|
|
|
|||
|
|
@ -16,7 +16,7 @@ namespace BizHawk.Emulation.Cores.Consoles.Sega.gpgx64
|
|||
public GPGXTraceBuffer(IDebuggable debuggableCore, IMemoryDomains memoryDomains, IDisassemblable disassembler)
|
||||
: base(debuggableCore, memoryDomains, disassembler)
|
||||
{
|
||||
Header = "M68K: PC, machine code, mnemonic, arguments, registers (D0-D7, A0-A7, SR, USP, status flags)";
|
||||
Header = "M68K: PC, machine code, mnemonic, operands, registers (D0-D7, A0-A7, SR, USP), flags (XNZVC)";
|
||||
}
|
||||
|
||||
public override void TraceFromCallback()
|
||||
|
|
|
|||
|
|
@ -115,7 +115,7 @@ void CPUcore::disassemble_opcode(char *output, uint32 addr) {
|
|||
}
|
||||
|
||||
pc.d = addr;
|
||||
sprintf(s, "%.6x ", (uint32)pc.d);
|
||||
sprintf(s, "%.6x: ", (uint32)pc.d);
|
||||
|
||||
uint8 op = dreadb(pc.d); pc.w++;
|
||||
uint8 op0 = dreadb(pc.d); pc.w++;
|
||||
|
|
|
|||
Binary file not shown.
Binary file not shown.
Loading…
Reference in New Issue